説明

Fターム[4M104GG08]の内容

半導体の電極 (138,591) | 適用素子 (17,168) | MISFET (8,278)

Fターム[4M104GG08]の下位に属するFターム

MOSFET (4,748)
CMOS (2,910)

Fターム[4M104GG08]に分類される特許

41 - 60 / 620


【課題】ゲートリーク電流が少なく、かつ電流コラプスが抑えられた半導体装置の提供。
【解決手段】第1の態様においては、窒化物系半導体で形成された半導体層110と、半導体層上に開口を有して設けられ、タンタル酸窒化物を含む第1絶縁膜120と、第1絶縁膜の開口において半導体層上に積層された第2絶縁膜130と、第2絶縁膜上に設けられたゲート電極140と、を備える半導体装置を提供する。ここで、第2絶縁膜は、第1絶縁膜より絶縁性が高い絶縁膜により構成される。 (もっと読む)


【課題】酸化物半導体を使用する薄膜トランジスタの特性を向上させることができる薄膜トランジスタ表示板及びその製造方法を提供する。
【解決手段】薄膜トランジスタ表示板を提供する。本発明の一実施形態に係る薄膜トランジスタ表示板は、基板の上に配置するゲート配線層、前記ゲート配線層の上に配置する酸化物半導体層、及び前記酸化物半導体層の上に配置して、前記ゲート配線層と交差するデータ配線層を含み、前記データ配線層は銅を含む主配線層、及び前記主配線層の上に配置して、銅合金を含むキャッピング層を含む。 (もっと読む)


【課題】コンパクトでありながら、より安定した動作を行う薄膜トランジスタを提供する。
【解決手段】この薄膜トランジスタは、ゲート電極と、絶縁膜を介してゲート電極と対向して配置された有機半導体層と、この有機半導体層の上に設けられた絶縁性構造体と、互いに離間して配置され、かつ、有機半導体層の上面の一部とそれぞれ接するソース電極およびドレイン電極と、絶縁性構造体を覆い、ソース電極と接続されると共にドレイン電極と分離された導電性材料層とを有する。 (もっと読む)


【課題】ゲートラストプロセスの工程数を削減しつつ、所望の信頼性及び特性が得られるメタルゲート電極を備えたMISFETを実現できるようにする。
【解決手段】各ゲート溝の少なくとも底面上にゲート絶縁膜112及び保護膜113が順次形成されている。一方のゲート溝内の保護膜113の上には第1の金属含有膜114a及び第2の金属含有膜114bが順次形成されており、他方のゲート溝内の保護膜113の上には第2の金属含有膜114bが形成されている。一方のゲート溝内の保護膜113の厚さと比べて、他方のゲート溝内の保護膜113の厚さは薄い。 (もっと読む)


【課題】リードフレーム上に搭載された窒化物FETを備えスイッチング特性に優れた窒化物半導体装置を提供する。
【解決手段】窒化物FETと、複数のリードを含むリードフレームと、を備え、前記窒化物FETは少なくとも第1の主電極と第2の主電極と制御電極とを有し、前記リードフレームは、前記第1の主電極に接続される第1のリードと、前記第2の主電極に接続される第2のリード及び第3のリードと、前記制御電極に接続される第4のリードと、を有し、前記窒化物FETは、前記第3のリードと前記第4のリードとの間に印加される電圧に応じて前記第1のリードと前記第2のリードとの間に電流を流すことを特徴とする窒化物半導体装置。 (もっと読む)


【課題】信頼性の高い導電膜パターンの製造方法を提供する。
【解決手段】本発明に係る導電膜パターンの製造方法は、基板10上に導電膜21を成膜し、導電膜21の表面に対して他の層を積層する前に、酸素をプラズマ化したプラズマアッシング処理を施し、表面処理した導電膜21上に、当該導電膜21をパターン形成するためのマスクパターン30を形成する。次いで、マスクパターン30を用いて導電膜21をウェットエッチングによりパターン形成する。基板10は、半導体基板であることが好ましい。導電膜パターンは、例えば、配線、電極パッド等である。 (もっと読む)


【課題】印刷法により電子素子パターンを形成するためのインク等に含有する溶剤又は溶剤組成物であって、前記インク等に印刷時の優れた版離れ性、高温乾燥時の優れたパターン保持性、及び速乾性を付与する溶剤又は溶剤組成物を提供する。
【解決手段】本発明の電子素子パターン印刷用溶剤又は溶剤組成物は、印刷法により電子素子パターンを形成する際に使用する溶剤又は溶剤組成物であって、少なくとも1,2,5,6−テトラヒドロベンジルアルコールを溶剤又は溶剤組成物全量(100重量%)の10重量%以上含むことを特徴とする。前記印刷法としては、インクジェット法、スクリーン印刷法、凸版印刷法、オフセット印刷法、グラビア印刷法、マイクロコンタクト印刷法、及びナノインプリント法からなる群より選択される少なくとも1種の方法が好ましい。 (もっと読む)


【課題】本実施形態は、窒化物半導体層のクラックがほとんどなく、表面の粗度が極めて優秀であるので、全体的な安定性の向上された窒化物系半導体素子を提供する。
【解決手段】本実施形態の窒化物系半導体素子は、基板と、前記基板上に形成されるアルミニウムシリコンカーバイド(AlSi1−x)前処理層と、前記前処理層上に形成されるAlがドーピングされたGaN層と、前記AlがドーピングされたGaN層上に形成されるAlGaN層とを含む。 (もっと読む)


【課題】触媒金属膜の任意の領域にグラフェンを選択的に合成しうるグラフェンの合成方法を提供する。
【解決手段】基板の所定の領域上に、触媒金属膜を形成する。次いで、触媒金属膜の側面に、触媒金属膜よりも触媒能の低い被覆膜を形成する。次いで、触媒金属膜の上面上に、触媒金属膜を触媒としてグラフェンを選択的に合成し、グラフェンチャネルを形成する。次いで、基板上に、グラフェンチャネルに接合されたソース電極及びドレイン電極を形成する。次いで、触媒金属膜及び被覆膜を除去する。次いで、グラフェンチャネル上に、ゲート絶縁膜及びゲート電極を形成する。 (もっと読む)


【課題】信頼性が高く、ソースとドレインの間にリーク電流が生じにくく、コンタクト抵抗が小さい半導体装置を提供する。
【解決手段】酸化物半導体膜により形成されるトランジスタの電極膜上に酸化物半導体膜に接して設けられた第1の絶縁膜、及び第2の絶縁膜を積層して形成し、第2の絶縁膜上にエッチングマスクを形成し、エッチングマスクの開口部と重畳する部分の第1の絶縁膜及び第2の絶縁膜をエッチングして電極膜を露出する開口部を形成し、第1の絶縁膜及び第2の絶縁膜の開口部をアルゴンプラズマに曝し、エッチングマスクを除去し、第1の絶縁膜及び第2の絶縁膜の開口部に導電膜を形成し、第1の絶縁膜は加熱により酸素の一部が脱離する絶縁膜であり、第2の絶縁膜は第1の絶縁膜よりもエッチングされにくく、第1の絶縁膜よりもガス透過性が低い。または逆スパッタリングを行ってもよい。 (もっと読む)


【課題】単一基板上にソース・ドレインを同一工程で同時形成したIII−V族半導体のnMISFETおよびIV族半導体のpMISFETのソース・ドレイン領域抵抗または接触抵抗を小さくする。
【解決手段】第1半導体結晶層に形成された第1チャネル型の第1MISFETの第1ソースおよび第1ドレインと、第2半導体結晶層に形成された第2チャネル型の第2MISFETの第2ソースおよび第2ドレインが、同一の導電性物質からなり、当該導電性物質の仕事関数Φが、数1および数2の少なくとも一方の関係を満たす。
(数1) φ<Φ<φ+Eg2
(数2) |Φ−φ|≦0.1eV、かつ、|(φ+Eg2)−Φ|≦0.1eV
ただし、φは、N型半導体結晶層の電子親和力、φおよびEg2は、P型半導体結晶層の電子親和力および禁制帯幅。 (もっと読む)


【課題】単一基板上にソース・ドレインを同一工程で同時形成したIII−V族半導体のnMISFETおよびIV族半導体のpMISFETのソース・ドレイン領域抵抗または接触抵抗を小さくする。
【解決手段】Ge基板上に形成されたPチャネル型MISFETの第1ソースおよび第1ドレインが、Ge原子とニッケル原子との化合物、Ge原子とコバルト原子との化合物またはGe原子とニッケル原子とコバルト原子との化合物からなり、III−V族化合物半導体からなる半導体結晶層に形成されたNチャネル型MISFETの第2ソースおよび第2ドレインが、III族原子およびV族原子とニッケル原子との化合物、III族原子およびV族原子とコバルト原子との化合物、または、III族原子およびV族原子とニッケル原子とコバルト原子との化合物からなる半導体デバイスを提供する。 (もっと読む)


【課題】レーザアニールによって金属シリサイド膜を形成する工程を含む半導体装置の製造方法において、金属シリサイド膜を形成する領域以外の領域に加わる熱負荷を低減して、半導体装置の特性劣化を抑制できる技術を提供する。
【解決手段】本発明では、例えば、シリサイド化する領域(領域AR1)に透過膜PFを形成し、シリサイド化しない領域(領域AR2)に透過膜PFを形成しないことにより、紫外線レーザ光UVを照射した際、シリサイド化する領域の温度をシリサイド化するための共晶化温度よりも高くする一方、シリサイド化しない領域の温度をシリサイド化するための共晶化温度よりも低くする。 (もっと読む)


【課題】安定した電気特性を持つ、酸化物半導体を用いた薄膜トランジスタを有する、信
頼性の高い半導体装置の作製方法の提供を目的の一とする。
【解決手段】絶縁表面上において、ゲート絶縁膜を間に挟んでゲート電極上に酸化物半導
体膜を形成し、酸化物半導体膜上に、チタン、モリブデンまたはタングステンを含む第1
の導電膜を形成し、第1の導電膜上に、電気陰性度が水素より低い金属を含む第2の導電
膜を形成し、第1の導電膜及び第2の導電膜をエッチングすることでソース電極及びドレ
イン電極を形成し、酸化物半導体膜、ソース電極及びドレイン電極上に、酸化物半導体膜
と接する絶縁膜を形成する半導体装置の作製方法。 (もっと読む)


【課題】 単純で容易な実装手段によりMOSFETの閾値電圧を制御することが可能な半導体装置とその製造方法を提供する。
【解決手段】 一実施形態によれば、電界効果トランジスタは、STI(浅いトレンチ分離)を含んでいる半導体基板402と、p−FET401及びn−FET403と、p−FET401が形成される基板の窪み内のシリコン・ゲルマニウム層800と、n−FET部上とシリコン・ゲルマニウム層上に設けられた、ハフニウム化合物とレアアース化合物を含むゲート誘電体414, 432と、ゲート誘電体414, 432上にそれぞれ配置された互いに同じ材料を含むゲート電極416, 434とを具備している。 (もっと読む)


【課題】薄膜トランジスタ、薄膜トランジスタパネル、及びこれらを製造する方法に関する。
【解決手段】薄膜トランジスタは、ゲート電極、ゲート絶縁膜、上記ゲート絶縁膜上に形成された酸化物半導体層、及び上記酸化物半導体層上に相互に離隔して形成されたドレーン電極及びソース電極を含む。上記ドレーン電極は、上記酸化物半導体層上に形成された第1のドレーン副電極及び上記第1のドレーン副電極上に形成された第2のドレーン副電極を含む。上記ソース電極は、上記酸化物半導体層上に形成された第1のソース副電極及び上記第1のソース副電極上に形成された第2のソース副電極を含む。上記第1のドレーン副電極及び上記第1のソース副電極は、ガリウム亜鉛酸化物(GaZnO)を含み、上記第2のドレーン副電極及び上記第2のソース副電極は、金属原子を含む。 (もっと読む)


【課題】 良好な絶縁特性を有する絶縁膜の形成に使用される高精細印刷インキ組成物および該印刷インキ組成物から形成された絶縁膜を提供すること。
【解決手段】 少なくとも不揮発性成分と溶剤を含有する絶縁膜形成用印刷インキ組成物であって、反転オフセット印刷、剥離オフセット印刷、マイクロコンタクト印刷のいずれかに用いられ、ポリシロキサンが不揮発性成分の75重量%以上であることを特徴とする絶縁膜形成用印刷インキ組成物。 (もっと読む)


【課題】銅を回路層に用いても、信頼性の高い半導体装置を提供する。
【解決手段】半導体素子は、GaN系の半導体材料でできている本体21および少なくとも1つの電極構造物23を含む。電極構造物23は、本体21に形成されるオーミック接触層231、本体21の反対側のオーミック接触層231上に形成されるバッファ層232、および、銅系の材料でできており、オーミック接触層231の反対側のバッファ層232に形成される回路層233を含む。オーミック接触層231は、チタン、アルミニウム、ニッケルおよびそれらの合金から選択される材料でできている。バッファ層232は、オーミック接触層231の材料とは異なっており、かつ、チタン、タングステン、窒化チタン、タングステン窒化およびそれらの組み合わせから選択される材料でできている。 (もっと読む)


【課題】装置面積を増大させることなく、保護素子を有する半導体装置を提供する。
【解決手段】P型のIII族窒化物半導体からなる第1P型層200と、第1P型層200の一部上には、ゲート絶縁膜420およびゲート電極440とが設けられている。第1P型層200内のうち、ゲート電極440の両脇には、N型のソース領域340およびドレイン領域320が設けられている。また、第1P型層200の下には、N型のIII族窒化物半導体からなる第1N型層100が設けられている。基板内には、N型のIII族窒化物半導体とオーミック接続する材料からなるオーミック接続部(たとえばN型GaN層520)が、ソース領域340および第1N型層100と接するように設けられている。また、ドレイン電極600は、ドレイン領域320および第1P型層200と接するように設けられている。 (もっと読む)


【課題】大電力の制御を行う、高耐圧の半導体装置を提供する。
【解決手段】ゲート電極と、ゲート電極上のゲート絶縁層と、ゲート絶縁層上の、ゲート電極と重畳する酸化物半導体層と、酸化物半導体層と接し、端部をゲート電極と重畳するソース電極及びドレイン電極と、を有し、ゲート電極と酸化物半導体層が重畳する領域において、ゲート絶縁層は、ドレイン電極と端部を重畳する第1の領域と、前記第1の領域と隣接する第2の領域と、を有し、第1の領域の静電容量は第2の領域の静電容量より小さいトランジスタを提供すること。 (もっと読む)


41 - 60 / 620