説明

Fターム[4M104GG08]の内容

半導体の電極 (138,591) | 適用素子 (17,168) | MISFET (8,278)

Fターム[4M104GG08]の下位に属するFターム

MOSFET (4,748)
CMOS (2,910)

Fターム[4M104GG08]に分類される特許

161 - 180 / 620


【課題】長期間貯蔵された古い金属ナノ粒子を含有する組成物を用いた場合であっても、高い導電性を有する電子デバイスの導電性フィーチャを提供することである。
【解決手段】電子デバイスの導電性フィーチャは、有機系安定剤が表面上に存在する金属ナノ粒子を含有する組成物を、基材上に成膜して成膜組成物を形成し、前記成膜組成物を加熱し、前記成膜組成物をアルカリ組成物に接触させて導電性フィーチャを形成する、ことを含む方法により形成される。前記アルカリ組成物としては、水酸化ナトリウム、水酸化カリウム、水酸化カルシウム、水酸化マグネシウム、アンモニア、炭酸ナトリウム、酢酸ナトリウム、有機アミン、イミダゾール、ピリジン、又はその混合物を含むことが好ましく、有機安定剤としては、チオール、アミン、カルボン酸、カルボン酸塩、ポリエチレングリコール、又はピリジンであることが好ましい。 (もっと読む)


【課題】電気特性が良好な薄膜トランジスタ及び当該薄膜トランジスタをスイッチング素子として用いた半導体装置を提供することを目的の一とする。
【解決手段】薄膜トランジスタが、絶縁表面上に形成されたゲート電極と、ゲート電極上のゲート絶縁膜と、ゲート絶縁膜上においてゲート電極と重なっており、なおかつ、酸化物半導体が有する一または複数の金属の濃度が、他の領域よりも高い層を含む酸化物半導体膜と、層に接するように酸化物半導体膜上に形成された一対の金属酸化膜と、該金属酸化膜に接するソース電極またはドレイン電極とを有する。そして、金属酸化膜は、ソース電極またはドレイン電極に含まれる金属が酸化することで形成されている。 (もっと読む)


アクティブ・マトリクス・ディスプレイ用の薄膜トランジスタを、マスキング作業を削減して製作する方法は、基板上にゲートをパターン形成することを含む。ゲート誘電体がゲート上に形成され、さらに、半導体金属酸化物がゲート誘電体上に堆積される。チャネル保護層が、ゲートの上方に重なる半導体金属酸化物上にパターン形成されてチャネル領域が画定され、半導体金属酸化物の残部が露出される。その構造上にソース/ドレイン金属層が堆積され、ゲートの上のチャネル保護層までエッチングすることにより、ソース/ドレイン金属層がソース端子とドレイン端子とに分離され、さらに、周辺部でソース/ドレイン金属層および半導体金属酸化物を通ってエッチングされ、トランジスタが隔離される。非導電性スペーサが、トランジスタおよび周囲のソース/ドレイン金属層の部分上にパターン形成される。
(もっと読む)


塩素、臭素又はヨウ素と反応しやすい誘電体材料にフッ素を含むパッシベーション層を堆積する方法が本明細書に開示される。パッシベーション層は、反応しやすい誘電体層を保護することができ、それにより、パッシベーション層に塩素、臭素又はヨウ素を含む前駆体を用いて堆積が可能となる。 (もっと読む)


半導体デバイスを生産する方法が提供され、この半導体デバイス(50)は、基板(30)と、半導体層(36、38)と、基板および半導体層から選択された少なくとも1つの要素に隣接する少なくとも1つのメタライゼーション層(52、70)とを含み、この方法は、基板および半導体層から選択された少なくとも1つの要素の近くに酸素を含む少なくとも1つのメタライゼーション層を形成するステップを含む。
(もっと読む)


【課題】異種基板上に高品質半導体結晶からなる島状のGaN系半導体層を基板の湾曲を抑えて成長させることができ、しかもGaN系半導体層が極めて厚くてもクラックなどの発生を抑えることができ、大面積の半導体素子を容易に実現することができる半導体素子およびその製造方法を提供する。
【解決手段】半導体素子は、GaN系半導体と異なる物質からなる基板11と、基板11上に直接または間接的に設けられ、一つまたは複数のストライプ状の開口12aを有する成長マスク12と、成長マスク12を用いて基板11上に(0001)面方位に成長された一つまたは複数の島状のGaN系半導体層13とを有する。成長マスク12のストライプ状の開口12aはGaN系半導体層13の〈1−100〉方向に平行な方向に延在している。 (もっと読む)


【課題】光照射によって誘電率を変化させることが可能な膜、およびそれを用いた電子デバイスを提供する。
【解決手段】薄膜トランジスタ20は、ガラス基板21、ゲート電極22、ゲート絶縁膜23、半導体層(活性層)24、ソース電極25およびドレイン電極26を備える。ゲート電極22、ゲート絶縁膜23および半導体層24は、この順序でガラス基板21上に積層されている。ソース電極25およびドレイン電極26は、半導体層24上に形成されている。ゲート絶縁膜23は、有機重合体と、その有機重合体中に分散された化合物とを含む溶液を、ガラス基板上に形成されたゲート絶縁膜上にスピンコート法によって塗布した。その化合物は、以下の式(1)で表される化合物および以下の(2)で表される化合物から選ばれる少なくとも1種の化合物である。[化学式(1)および(2)]
(もっと読む)


【課題】ゲート電極のテーパ形状の傾斜度を緩やかにすることができるようにして、ゲート電極の破損が起こらないようにしながら、確実にさらなる微細化を実現した下部電極を形成できるようにする。
【解決手段】ソース電極2及びドレイン電極3を有する半導体領域1上に絶縁膜4を形成し、絶縁膜4上に複数のレジスト層5,6,7を含む積層レジスト8を形成し、積層レジスト8の最下層以外のレジスト層6,7に開口9を形成し、最下層のレジスト層5にリフロー用開口10を形成し、熱処理を施してリフロー用開口10に露出している最下層のレジスト層5の一部PTcをリフローさせ、リフローさせることによって最下層のレジスト層5の表面に形成された傾斜面11に連なるように最下層のレジスト層5に第1ゲート下部開口12Aを形成し、開口9、傾斜面11及び第1ゲート下部開口12Aの形状に応じた形状を持つゲート電極13を形成する。 (もっと読む)


【課題】寄生容量を増やさずにソフトエラー率を低減することのできる半導体装置を提供する。
【解決手段】半導体基板の主表面に形成された第1導電型ウェルと、第1導電型ウェルの表面に形成されたトランジスタと、半導体基板の主表面に形成された素子分離絶縁領域と、第1導電型ウェルの表面に前記トランジスタと素子分離絶縁領域を隔てて形成され、底面の深さがおおよそ当該素子分離絶縁領域の底面と等しく、第1導電型ウェルより不純物濃度が高い第1導電型高濃度領域と、第1導電型高濃度領域の表面に形成されたウェルコンタクト電極と、を備える。 (もっと読む)


【課題】 有機TFT素子に代表される有機半導体素子や有機EL素子等の有機機能素子において、有機材料層への電極形成において蒸着を用いる必要が無く、大型化が容易で製造コストが低減でき、また、電極形成において有機材料層に損傷を与えることが無く、環境の変化に影響されない高い信頼性を有する有機機能素子の製造方法を提供する。
【解決手段】 少なくとも複数の電極と有機材料層から構成される有機機能素子の製造方法であって、少なくとも一つの該電極を構成する金属を溶融させて保持する凹部を有する基材と前記有機材料層を形成した基板とを、前記有機材料層と前記金属が接する様に対向させて押圧し、前記金属を前記有機材料層に転写、冷却することにより電極を形成することを特徴とする。 (もっと読む)


【課題】パワーMISFETのゲート抵抗を低減し、装置の特性の向上を図る。
【解決手段】チップ領域CAのY方向にストライプ状に形成された複数の溝の内部の多結晶シリコン膜よりなるゲート部と電気的に接続されるゲート電極GEを、前記ストライプ状の溝の間に形成されるソース領域と電気的に接続されるソース電極SEと同層の膜で形成し、さらに、ゲート電極GEを、チップ領域CAの周辺に沿って形成されたゲート電極部G1と、チップ領域CAをX方向に2分割するよう配置されたゲートフィンガー部G2とで構成し、ソース電極SEを、ゲートフィンガー部G2の上部に位置する部分と、下部に位置する部分とで構成し、ゲート電極GEおよびソース電極SEをバンプ電極を介してリードフレームと接続する。 (もっと読む)


【課題】 マルチゲート型FETの置換ゲート構造体及びマルチゲート型FETの置換ゲート構造体の製造方法を提供する。
【解決手段】 MUGFET及びMUGFETを製造する方法が示される。MUGFETを製造する方法は、複数の活性領域の周りに一時的スペーサ・ゲート(図3の16)を形成することと、複数の活性領域の間を含む、一時的スペーサ・ゲートの上に誘電体材料(18a及び空間20内)を堆積させることとを含む。この方法は、誘電体材料(空間20内)の部分をエッチングして一時的スペーサ・ゲート(16)を露出させることと、一時的スペーサ・ゲートを除去して、活性領域と誘電体材料の残りの部分(18a)との間に空間を残すこととをさらに含む。この方法はさらに、活性領域と誘電体材料の残りの部分(18a)との間の空間(22)及び誘電体材料の残りの部分の上方をゲート材料で充填することを含む。 (もっと読む)


【課題】本発明は、過電圧印加時に電圧クランプ機能を有する窒化物半導体素子を提供することを目的とする。
【解決手段】第1の窒化物半導体からなる第1の層と、第1の層の上に設けられ、第1の窒化物半導体よりもバンドギャップが大なる第2の窒化物半導体からなる第2の層と、第2の層に電気的に接続された第1の電極と、第2の層の上に設けられ、第1の方向において第1の電極と並設された第2の電極と、第2の層の上に設けられたフローティング電極と、を備え、フローティング電極は、第1の方向に直交する第2の方向において第2の電極に挟まれた部分と、第1の電極に向けて第2の電極よりも突出した部分と、を有することを特徴とする窒化物半導体素子。 (もっと読む)


いくつかの実施例は、半導体デバイスを提供する方法を含む。当該方法は、
(a)フレキシブル基板を提供する段階、(b)フレキシブル基板上に少なくとも1つの材料層を堆積させる段階であって、そのフレキシブル基板上の少なくとも1つの材料層の堆積は、少なくとも180℃の温度で生じる、段階、および(c)金属層とa−Si層との間に拡散バリアを提供する段階を含む。他の実施例も本願において開示される。
(もっと読む)


【課題】グラフェンと金属電極との間の接触抵抗を低減する。
【解決手段】グラフェンの単位面積あたりの電気抵抗をrGP[Ω/μm2]、グラフェンと金属電極との単位面積当たりの界面抵抗をrC[Ωμm2]とすると、接触面積をSとして、接触抵抗は


と計算できる。rGPを10Ω/μm2、rCを10Ωμm2とした場合の計算結果を示し、接触面積を




にすることにより、接触抵抗を収束値の10%増し、あるいは30%増しの値にまで、低減することができる。 (もっと読む)


【課題】製造コストが低い配線構造の製造方法、及び配線構造を提供する。
【解決手段】本発明に係る配線構造の製造方法は、基板10を準備する基板準備工程と、基板10上に半導体層を形成する半導体層形成工程と、半導体層上にドーパントを含むドーパント含有半導体層を形成するドーパント含有半導体層形成工程と、ドーパント含有半導体層の表面を、水分子を含ませた酸化性ガス雰囲気中で加熱することにより、ドーパント含有半導体層の表面に酸化層を形成する酸化層形成工程と、酸化層上に合金層を形成する合金層形成工程と、合金層上に配線層を形成する配線層形成工程とを備える。 (もっと読む)


【課題】表面エネルギーパターンの手助けなしに印刷材料の第1および第2の領域を分離するマイクロメータおよびサブマイクロメータの寸法の臨界形状を形成することのできる方法を提供する。
【解決手段】 溶液処理および直接印刷によって導電性、半導体および/または絶縁性の層を蒸着する工程、および第2の材料の溶液をはじく第1のパターンの周りに表面エネルギー障壁を自己整合的に形成することによって電気活性ポリマーの高解像度パターンを形成する工程を含む、有機性または部分的に有機性のスイッチング装置を形成する方法。 (もっと読む)


【課題】電流コラプスを抑制しながら、高いドレイン電流を得ることができる化合物半導体装置及びその製造方法を提供する。
【解決手段】化合物半導体積層構造2と、化合物半導体積層構造2上方に形成されたソース電極5s、ドレイン電極5d及びゲート電極5gと、が設けられている。更に、ソース電極5sとゲート電極5gとの間の化合物半導体積層構造2上に形成され、シリコンを含む第1の保護膜6と、ドレイン電極5dとゲート電極5gと間の化合物半導体積層構造2上に形成され、第1の保護膜6より多くシリコンを含む第2の保護膜7と、が設けられている。 (もっと読む)


【課題】歩留まりの低下を防止して、製造工程の簡素化を図ることが可能になるとともに、製造コストの低減を図ることができる表示装置及びその製造方法を提供することを目的とする。
【解決手段】半導体ナノワイヤ3とリフトオフレジスト12と金属膜13とが形成された基板1を、気体のマイクロバブルが混合された液体により構成された剥離液に浸漬させることにより、リフトオフレジスト12とともにリフトオフレジスト12上の金属膜13を剥離して、基板2上に金属膜13からなる所定のパターンを形成する。 (もっと読む)


【課題】本発明は、一つの実施形態において半導体デバイスを形成する方法を提供する。
【解決手段】該方法は、第一導電型領域および第二導電型領域を包含する基板を用意するステップと、基板の第一導電型領域および第二導電型領域の上のゲート誘電体とHigh−kの該ゲート誘電体上を覆う第一金属ゲート導体を包含するゲート・スタックを形成するステップと、第一金属ゲート導体の第一導電型領域中に所在する部分を除去して、第一導電型領域中に所在するゲート誘電体を露出するステップと、基板に対し窒素ベース・プラズマを印加するステップであって、窒素ベース・プラズマは、第一導電型領域中に所在するゲート誘電体を窒化し、第二導電型領域中に所在する第一金属ゲート導体を窒化する、該印加するステップと、少なくとも第一導電型領域中に所在するゲート誘電体上を覆う第二金属ゲート導体を形成するステップと、を含む。 (もっと読む)


161 - 180 / 620