【課題】酸化物半導体を用いたトランジスタを有する信頼性の高い半導体装置を提供する。
【解決手段】ガラス基板上に設けられたボトムゲート構造のスタガ型トランジスタを有する半導体装置において、ゲート電極層上に組成を異なる第１のゲート絶縁膜及び第２のゲート絶縁膜が順に積層されたゲート絶縁膜を設ける。又は、ボトムゲート構造のスタガ型トランジスタにおいて、ガラス基板とゲート電極層との間に保護絶縁膜を設ける。第１のゲート絶縁膜と第２のゲート絶縁膜との界面、又はゲート電極層とゲート絶縁膜との界面における、ガラス基板中に含まれる金属元素の濃度を、５×１０^１８ａｔｏｍｓ／ｃｍ^３以下（好ましくは１×１０^１８ａｔｏｍｓ／ｃｍ^３以下）とする。 （もっと読む）

【課題】強誘電体ゲート薄膜トランジスターの伝達特性が劣化し易い（例えばメモリウインドウの幅が狭くなり易い）という問題をはじめとして、ＰＺＴ層から酸化物導電体層にＰｂ原子が拡散することに起因して生ずることがある種々の問題が解決された強誘電体ゲート薄膜トランジスターを提供する。
【解決手段】強誘電体ゲート薄膜トランジスター２０は、チャネル層２８と、チャネル層２８の導通状態を制御するゲート電極層２２と、チャネル層２８とゲート電極層２２との間に配置された強誘電体層からなるゲート絶縁層２５とを備え、ゲート絶縁層（強誘電体層）２５は、ＰＺＴ層２３と、ＢＬＴ層２４（Ｐｂ拡散防止層）とが積層された構造を有し、チャネル層２８（酸化物導電体層）は、ゲート絶縁層（強誘電体層）２５におけるＢＬＴ層（Ｐｂ拡散防止層）２４側の面に配置されている。 （もっと読む）

【課題】シュリンク技術を利用して、コンタクトホールとして利用できる複数の凹部を１回のレジストマスク工程で異なる深さ寸法に形成することのできるコンタクトホールの形成方法、および電気光学装置の製造方法を提供すること。
【解決手段】電気光学装置の素子基板１０上にコンタクトホールを形成するにあたって、まず、第１開口部１７ａおよび第２開口部１７ｂを備えたレジストマスク１７を層間絶縁膜４２の表面に形成した後、第１開口部１７ａおよび第２開口部１７ｂから層間絶縁膜４２および絶縁膜４９をエッチングする。その後、シュリンク工程において、レジストマスク１７を変形させて第２開口部１７ｂを塞ぐ一方、第１開口部１７ａの開口面積を狭める。次に、第１開口部１７ａから層間絶縁膜４１およびゲート絶縁層２をエッチングする。 （もっと読む）

【課題】酸化物をチャネル及びゲート絶縁層に適用した薄膜トランジスタの高性能化、又はそのような薄膜トランジスタの製造プロセスの簡素化と省エネルギー化を実現する。
【解決手段】本発明の１つの薄膜トランジスタ１００は、ゲート電極２２０とチャネル４０との間に、ゲート電極２０に接する、ビスマス（Ｂｉ）とニオブ（Ｎｂ）とからなる第１酸化物（不可避不純物を含み得る）の層３２と、チャネル４０に接する、ランタン（Ｌａ）とタンタル（Ｔａ）とからなる酸化物、ランタン（Ｌａ）とジルコニウム（Ｚｒ）とからなる酸化物、及びストロンチウム（Ｓｒ）とタンタル（Ｔａ）とからなる酸化物の群から選択される１種の第２酸化物（不可避不純物を含み得る）の層３４との積層酸化物３０を備え、チャネル４０が、インジウム（Ｉｎ）と亜鉛（Ｚｎ）とからなるチャネル用酸化物（不可避不純物を含み得る）である。 （もっと読む）

【課題】微細なパターン、例えば、線幅が５０μｍよりも小さいパターンであっても高い精度でパターンを形成することができるパターン形成方法を提供する。
【解決手段】微細なパターンのパターン形成方法であって、基板上に形成された、親疎水性変換機能を有する第１の膜において、パターンが形成されるパターン形成領域を親疎水性に変化させる工程と、パターン形成領域に第２の膜を形成し、第２の膜が乾燥してパターンを形成する工程とを有する。第２の膜は、厚さが０．１μｍになったときの粘度が３ｍＰａ・ｓ以下である。 （もっと読む）

【課題】耐圧を向上できる電界効果トランジスタを提供する。
【解決手段】ＧａＮ系ＨＦＥＴは、ゲート絶縁膜１７をなす半絶縁膜の抵抗率ρが、電流密度が６.２５×１０^−４(Ａ/ｃｍ^２)であるとき、３.９×１０^９Ωｃｍであった。抵抗率ρ＝３.９×１０^９Ωｃｍの半絶縁膜によるゲート絶縁膜１５を備えたことで、１０００Ｖの耐圧が得られた。ゲート絶縁膜の抵抗率が、１×１０^１１Ωｃｍを超えると耐圧が急減し、ゲート絶縁膜の抵抗率が、１×１０^７Ωｃｍを下回るとゲートリーク電流が増大する。 （もっと読む）

【課題】微細な構造であっても高い電気特性を有するトランジスタを歩留まりよく提供する。該トランジスタを含む半導体装置においても、高性能化、高信頼性化、及び高生産化を達成する。
【解決手段】酸化物半導体膜、ゲート絶縁膜、及び側面に側壁絶縁層が設けられたゲート電極層が順に積層されたトランジスタを有する半導体装置において、ソース電極層及びドレイン電極層は、酸化物半導体膜及び側壁絶縁層に接して設けられる。該半導体装置の作製工程において、酸化物半導体膜、側壁絶縁層、及びゲート電極層上を覆うように導電膜及び層間絶縁膜を積層し、化学的機械研磨法によりゲート電極層上の層間絶縁膜及び導電膜を除去してソース電極層及びドレイン電極層を形成する。 （もっと読む）

【課題】従来よりも大幅に少ない原材料及び製造エネルギーを用いて、かつ、従来よりも短工程で製造することが可能な機能性デバイスの製造方法を提供する。
【解決手段】熱処理することにより金属酸化物又は金属となる液体材料を準備する第１工程と、基材上に液体材料を塗布することにより金属酸化物又は金属の前駆体組成物からなる前駆体組成物層を形成する第２工程と、前駆体組成物層に対して凹凸型を用いて型押し加工を施すことにより前駆体組成物層に残膜を含む型押し構造を形成する第３工程と、型押し構造が形成された前駆体組成物層に対して大気圧プラズマ又は減圧プラズマによるアッシング処理を施すことにより残膜を処理する第４工程と、前駆体組成物層を熱処理することにより、前駆体組成物層から金属酸化物又は金属からなる型押し構造体を形成する第５工程とをこの順序で含む型押し構造体の製造方法。 （もっと読む）

【課題】微細な構造であっても高い電気特性を有するトランジスタを歩留まりよく提供する。該トランジスタを含む半導体装置においても、高性能化、高信頼性化、及び高生産化を達成する。
【解決手段】酸化物半導体層と電気的に接続するソース電極層及びドレイン電極層を、酸化物半導体層上のゲート絶縁層及び絶縁層の開口を埋め込むように設ける。ソース電極層を設けるための開口とドレイン電極層を設けるための開口は、それぞれ別のマスクを用いた別のエッチング処理によって形成される。これにより、ソース電極層（またはドレイン電極層）と酸化物半導体層が接する領域と、ゲート電極層との距離を十分に縮小することができる。また、ソース電極層またはドレイン電極層は、開口を埋め込むように絶縁層上に導電膜を形成し、絶縁層上の導電膜を化学的機械研磨処理によって除去することで形成される。 （もっと読む）

【課題】ＩＩ族酸化物半導体を用いた半導体素子における新規な絶縁層形成技術を提供する。
【解決手段】半導体素子の製造方法は、（ａ）基板上方に、ＩＩ族酸化物半導体層を成長させる工程と、（ｂ）ＩＩ族酸化物半導体層上に、窒素をドープしつつＯリッチ条件での成長を行い抵抗率が１０^５Ωｃｍ以上のＩＩ族酸化物絶縁層を成長させる工程とを有する。 （もっと読む）

【課題】エアギャップを備えるグラフェントランジスタ、それを備えるハイブリッドトランジスタ及びその製造方法を提供する。
【解決手段】基板上のゲート電極と、ゲート電極上のゲート絶縁層と、ゲート絶縁層上のグラフェンチャネルと、グラフェンチャネル上で互いに離隔しているソース電極及びドレイン電極と、ソース電極及びドレイン電極の上面を覆い、グラフェンチャネル上でソース電極とドレイン電極との間にエアギャップを形成するカバーと、を備えるグラフェントランジスタ。前記ソース電極と前記ドレイン電極との間の前記グラフェンチャネルの長さが、１０ｎｍ〜１００ｎｍである。 （もっと読む）

【課題】電極構造体、それを備える窒化ガリウム系の半導体素子及びそれらの製造方法を提供する。
【解決手段】ＧａＮ系の半導体層ＧＬ１０と、ＧａＮ系の半導体層上に備えられた電極構造体５００Ａ，５００Ｂと、を備え、電極構造体５００Ａ，５００Ｂは、導電物質を含む電極要素５０Ａ、５０Ｂと、電極要素５０Ａ，５０ＢとＧａＮ系の半導体層２００との間に備えられた拡散層５Ａ、５Ｂと、を備え、拡散層５Ａ，５Ｂは、ｎ型ドーパントを含み、ｎ型ドーパントは、４族元素を含み、拡散層と接触したＧａＮ系の半導体層２００の領域は、ｎ型ドーパント（例えば、４族元素）でドーピングされる窒化ガリウム系の半導体素子である。 （もっと読む）

【課題】ヘテロ接合を利用した新規な保護素子を提供すること。
【解決手段】 半導体装置１０の保護部３６は、配線下層１１Ｂと、配線下層１１Ｂとは異なるバンドギャップを有する配線上層１３を有している。配線上層１３は、第１部位４１と中間部位４３と第２部位４５を含んでいる。配線上層１３と配線下層１１Ｂの接合面に形成される２次元電子ガス層が、第１部位４１と中間部位４３の間で分離されており、第２部位４５と中間部位４３の間で分離されている。第１部位４１と配線下層１１Ｂの接合面に形成される２次元電子ガスが、ドレイン電極２１に電気的に接続されている。第２部位４５と配線下層１１Ｂの接合面に形成される２次元電子ガスが、ソース電極２８に電気的に接続されている。中間部位４３と配線下層１１Ｂの接合面に形成される２次元電子ガスが、ゲート電極２５に電気的に接続されている。 （もっと読む）

【課題】隣接するＳＯＩ領域とバルクシリコン領域とが短絡することを防止する。
【解決手段】一つの活性領域内にＳＯＩ領域およびバルクシリコン領域が隣接する半導体装置において、それぞれの領域の境界にダミーゲート電極８を形成することにより、ＢＯＸ膜４上のＳＯＩ膜５の端部のひさし状の部分の下部の窪みにポリシリコン膜などの残渣が残ることを防ぐ。また、前記ダミーゲート電極８を形成することにより、それぞれの領域に形成されたシリサイド層１４同士が接触することを防ぐ。 （もっと読む）

【課題】 本発明の課題は、銅層および／または銅合金層を有する金属膜や、該層と他の金属からなる層との積層膜を精度良くエッチングでき、液寿命が長いエッチング液組成物を提供することにある。
【解決手段】 本発明は、銅層および／または銅合金層を含む金属膜をエッチングするためのエッチング液組成物であって、銅（ＩＩ）イオン、β−アラニンおよび水を含む、前記エッチング液組成物、ならびに、該エッチング液組成物を用いたエッチング方法に関する。 （もっと読む）

【課題】基板を貫通するバイアホールを与える。
【解決手段】半導体デバイス構造は、第１の濃度および第１の導電型のバックグラウンドドーピングを有する基板を含んでなる。基板貫通バイアは基板を貫通している。デバイスは基板の第１の面上に第２の導電型の第１のドープ領域を有する。第２のドープ領域が基板貫通バイアの周りにある。第２のドープ領域は、第１の濃度よりも大きい第２の濃度にドーピングされており、第１の導電型を有する。 （もっと読む）