【課題】ＳｉＣ半導体基板の裏面電極は、低コンタクト抵抗を実現するために、ニッケル等のシリサイド形成用メタル膜を堆積後、ＰＤＡとして摂氏１０００度程度の熱処理を必要とする。この熱処理を通常の熱処理やＲＴＡで実行する場合には、ウエハの表面側がアルミニウム等の融点を超えるため、アルミニウム膜等の形成前に実施しなければならないという制約がある。また、既存の紫外線レーザを用いたレーザアニールでは、コンタクト抵抗を十分に下げられないという問題がある。
【解決手段】本願の一つの発明は、ＳｉＣ基板の表面側にアルミニウム系メタル膜が形成された状態で、裏面にシリサイド形成用メタル膜を成膜し、この裏面に対してレーザビームによってシリサイド化処理を実行する半導体装置の製造方法であって、このレーザビームを、前記シリサイド形成用メタル膜を実質的に透過しない波長域に属する可視光とするものである。 （もっと読む）

【課題】電極金属がＳｉＣ単結晶基板内に拡散するのを防止してオーミック電極を形成することができるＳｉＣ半導体素子の製造方法を提供する。
【解決手段】ＳｉＣ基板上にオーミック電極を形成する工程を含むＳｉＣ半導体素子の製造方法において、
上記ＳｉＣ基板にそれよりも欠陥密度の高いゲッタリング層を基板面に並行して形成した後に、該ゲッタリング層よりも該基板の外寄りに上記オーミック電極を形成することを特徴とするＳｉＣ半導体素子の製造方法。 （もっと読む）

【課題】配線を形成したときに電極と配線との密着性を向上できる炭化珪素半導体装置の製造方法を提供する。
【解決手段】第１の面と、第１の面と反対の第２の面とを有する炭化珪素半導体層１１０が準備される。炭化珪素半導体層１１０の第２の面を部分的に覆う金属層と、炭化珪素半導体層１１０の第２の面を部分的に覆う熱酸化膜１３０とが形成される。金属層を熱処理することにより電極１５０が形成される。金属層を形成する工程は、金属層を熱処理する温度において炭素よりもシリコンとの反応性が高い材料を用いて行われる。電極１５０を形成する工程において電極１５０の表面上に炭素が偏析する。電極１５０の表面および熱酸化膜１３０の表面の両方において、炭素を除去可能なエッチングが行われる。 （もっと読む）

【課題】本発明は、製造コストを低減し、さらにゲート電極およびゲートコンタクトの抵抗を低減した半導体装置およびその製造方法を提供することを目的とする。
【解決手段】本発明にかかる半導体装置は、ゲート電極７の少なくとも上層は、第２金属シリサイド膜としてのＷＳｉｘ膜７２からなり、第１金属シリサイド膜としてのＮｉＳｉ₂膜１８に含まれる第１金属（Ｎｉ）とシリコンとの結合エネルギーが、ＷＳｉｘ膜７２に含まれる第２金属（Ｗ）とのシリコンとの結合エネルギーよりも小さく、ＷＳｉｘ膜７２の組成ＭＳｉｘ（Ｍは第２金属を示す）において、ｘが１．５以上２．０未満であることを特徴とする。 （もっと読む）

【課題】ジャンクションバリアショットキーダイオードの耐圧を低下させることなく、リーク電流の低減とオン電流の増大を両立したダイオードを提供する。
【解決手段】本発明は、ジャンクションバリアショットキーダイオードにおいて、ｐｎ接合を形成するｐ型領域の側部に存在するｐｎ接合の傾きが、当該ｐ型領域の底部に存在するｐｎ接合の傾きより急峻である。 （もっと読む）

【課題】縦型接合型電界効果トランジスタ（ＪＦＥＴ）およびショットキーバリアダイオード（ＳＢＤ）を備えるスイッチング素子を提供すること。
【解決手段】自己整合縦型接合型電界効果トランジスタを、エッチング注入ゲートおよび集積逆並列ショットキーバリアダイオードと組み合わせたスイッチング素子が、記載されている。ダイオードのアノードは、漂遊インダクタンスによる損失を低減するために、デバイスレベルでトランジスタのソースに接続される。ＳＢＤアノード領域におけるＳｉＣ表面は、ＳＢＤのターンオン電圧と関連するパワー損失が低減されるよう低いショットキーバリア高さを達成するために、乾式エッチングによって調整される。 （もっと読む）

【課題】透明酸化物膜を用いた半導体デバイスや回路を提供する。
【解決手段】電子キャリア濃度が１０^１５／ｃｍ^３以上、１０^１８／ｃｍ^３未満である、Ｉｎ―Ｚｎ―Ｇａ酸化物、Ｉｎ―Ｚｎ―Ｇａ―Ｍｇ酸化物、Ｉｎ―Ｚｎ酸化物、Ｉｎ―Ｓｎ酸化物、Ｓｎ−Ｉｎ−Ｚｎ酸化物、Ｉｎ酸化物、Ｚｎ―Ｇａ酸化物、及びＩｎ―Ｇａ酸化物のうちのいずれかである非晶質酸化物を、Ｎ型半導体として用いたＮ型ＴＦＴを含む回路を構成要素としており、前記Ｎ型ＴＦＴは、ゲート電圧無印加時のソース−ドレイン端子間の電流が１０マイクロアンペア未満であり、電界効果移動度が１ｃｍ^２／（Ｖ・秒）超であることを特徴とする集積回路。 （もっと読む）

【課題】窒化物半導体を用いた半導体装置のオン抵抗を低減できるようにする。
【解決手段】半導体装置は、アンドープのＡｌＧａＮ層１０４と、該ＡｌＧａＮ層１０４の上に形成され、ＡｌＧａＮ層１０４とオーミック接触するソース電極１０７及びドレイン電極１０８とを有している。ＡｌＧａＮ層１０４の上部における少なくとも各電極１０７、１０８と接触する部分には、不純物拡散層１１０が形成されている。不純物拡散層１１０は、ＡｌＧａＮ層１０４に対しアクセプタ性を示す不純物が拡散し、且つ、ＡｌＧａＮ層１０４における窒素空孔と不純物とが結合してなる不純物準位が、ＡｌＧａＮ層１０４の伝導帯端の近傍に形成される。 （もっと読む）

【課題】常時オフＶＪＦＥＴ集積電源スイッチを含むワイドバンドギャップ半導体デバイスの提供。
【解決手段】電源スイッチは、モノリシックまたはハイブリッドに実装され得、シングルまたはマルチチップのワイドバンドギャップ電源半導体モジュールにビルトインされた制御回路と一体化され得る。該デバイスは、高電力で温度に対する許容性があり、耐放熱性のエレクトロニクスコンポーネントにおいて用いられ得る。該デバイスを作成する方法もまた、記述される。 （もっと読む）

【課題】
ドーパントが注入されたＳｉＣ基板がオーミックコンタクトの形成前に薄くされる場合には、オーミックコンタクトを形成するために堆積された金属は、基板上に堆積されたときにオーム特性を持たないことがある。
【解決手段】
炭化ケイ素半導体デバイスを形成する方法は、第１の厚さを有する炭化ケイ素基板の第１の表面に半導体デバイスを形成するステップと、前記第１の表面にキャリア基板を取り付けるステップとを含む。さらに、前記炭化ケイ素基板を、前記第１の厚さ未満の厚さまで薄くするステップ、前記第１の表面とは反対側の前記薄くされた炭化ケイ素基板の表面に金属層を形成するステップ、前記金属層を局所的にアニールするステップを含む。前記炭化ケイ素基板は、個片化された半導体デバイスを提供するために、個片化される。 （もっと読む）

【課題】ＳｉＣやＧａＮなどの半導体材料を主要な半導体基板として用いた場合に、大電流を低オン電圧で流すことができ、高信頼性の逆耐圧特性を備えるワイドバンドギャップ逆阻止ＭＯＳ型半導体装置を提供すること。
【解決手段】ＳｉＣのｎ^-型のドリフト層１の一方の主面側に、ｐ⁺型基板１００と、該ｐ⁺型基板１００を貫通して前記ｎ型のＳｉＣのｎ^-型のドリフト層１に達する複数の裏面トレンチ１０１と、該複数の裏面トレンチ１０１底部に前記ｎ型のＳｉＣのｎ^-型のドリフト層１とショットキー接合を形成するチタン電極１０２とを備え、該ショットキー接合領域に対向する他方の主面側領域に、ＭＯＳゲート構造を含む活性領域２００と、該活性領域２００の外周を取り巻く耐圧構造領域２０３と、該耐圧構造領域２０３を取り巻き前記他方の主面から前記ｐ⁺型基板１００に達するとともに内部に絶縁膜２１が充填されるトレンチ分離層２０とを備える構造とする。 （もっと読む）

【課題】半導体装置の反りを抑制しながら、衝撃によるクラック等の破壊を防止することを目的とする。
【解決手段】動作領域Ｅの形成面ｓｆ１に対する裏面ｓｆ２に形成された凹部２０ａ内にさらに凹部２０ｂを設けて、凹部２０の内部に段差を設ける構成とすることにより、凹部２０の側面の付け根部分の厚みＷ４を厚くすることができ、半導体基板１０の寸法を抑えつつ横からの応力に対する強度が向上し、反りを抑制しながら、衝撃によるクラック等の破壊を防止することができる。 （もっと読む）

【課題】Ａｌ原子を有するコンタクト電極が用いられる場合に、絶縁膜の絶縁信頼性を向上させることができる炭化珪素半導体装置の製造方法を提供する。
【解決手段】基板面１２Ｂを有する炭化珪素基板１０が準備される。基板面１２Ｂの一部を覆うように絶縁膜１５が形成される。絶縁膜１５に接触するように基板面上にコンタクト電極１６が形成される。コンタクト電極１６はＡｌ、ＴｉおよびＳｉ原子を含有する。コンタクト電極１６は、Ｓｉ原子およびＴｉ原子の少なくともいずれかと、Ａｌ原子とを含有する合金から作られた合金膜５０を含む。炭化珪素基板１０とコンタクト電極１６とがオーミックに接続されるようにコンタクト電極１６がアニールされる。 （もっと読む）

【課題】ゲート電極から染み出した金属がドレイン電極に到達することを抑制して、ドレイン−ゲート間の絶縁破壊を抑制する窒化物半導体装置を提供する。
【解決手段】ゲート電極５の直下に位置するＡｌＧａＮ層２２と、このＡｌＧａＮ層２２の直上に位置する絶縁膜３０との間の界面Ｓに、ゲート電極５とドレイン電極１との間に位置するように、溝５０を設けている。ゲート電極５から界面Ｓを伝ってドレイン電極１側へ染み出した金属を、溝５０によって、堰き止めることができる。 （もっと読む）

【課題】挿入損失およびチップサイズの増大を生じることなく、歪特性に優れた高周波スイッチおよび高周波モジュールを提供する。
【解決手段】高周波スイッチであって、高周波信号を入出力するための複数の入出力端子１０１〜１０３と、２つの入力端子１０１、１０３間に設けられた基本スイッチ部１０４、１０５と、基本スイッチ部１０４、１０５の導通および遮断を制御するための制御電圧が入力される制御端子１０６、１０７とを備え、基本スイッチ部１０４、１０５は、メアンダ形状のゲート電極を有するメアンダ型のＦＥＴ１１０〜１１３及びＦＥＴ１２０〜１２３が多段に接続されて形成され、ＦＥＴ１１０〜１１３、及び１２０〜１２３のうち、入出力端子１０３からの電気的距離が最も短いＦＥＴ１１３、及び１２０のフィンガー長は、他のＦＥＴ１１０〜１１２、及び１２１〜１２３のフィンガー長よりも短い。 （もっと読む）

【課題】埋込ゲート層とゲート配線とのコンタクト構造をより微細化できる構造としたＪＦＥＴを有する半導体装置を提供する。
【解決手段】埋込ゲート層１０とゲート配線１２との電気的な接続をトレンチ１３内に形成したｐ⁺型コンタクト埋込層１４によって行うようにする。これにより、ｐ⁺型コンタクト埋込層１４のみしか配置されないトレンチ１３の幅を、従来の半導体装置のように層間絶縁膜やゲート配線などが配置されるトレンチと比較して、狭くすることが可能となる。したがって、埋込ゲート層１０とゲート配線１２とのコンタクト構造をより微細化できる構造としたＪＦＥＴを有する半導体装置とすることが可能となる。 （もっと読む）

【課題】オフ時のリーク電流を低減し、パワースイッチング素子に適用可能なノーマリーオフ型の半導体装置を提供する。
【解決手段】基板１０１と、基板１０１の上に形成されたアンドープＧａＮ層１０３と、アンドープＧａＮ層１０３の上に形成されたアンドープＡｌＧａＮ層１０４と、アンドープＧａＮ層１０３又はアンドープＡｌＧａＮ層１０４の上に形成されたソース電極１０７及びドレイン電極１０８と、アンドープＡｌＧａＮ層１０４の上に形成され、ソース電極１０７とドレイン電極１０８との間に配置されたｐ型ＧａＮ層１０５と、ｐ型ＧａＮ層１０５の上に形成されたゲート電極１０６とを備え、アンドープＧａＮ層１０３は、チャネルを含む活性領域１１３と、チャネルを含まない不活性領域１１２とを有し、ｐ型ＧａＮ層１０５は、ソース電極１０７を囲むように配置されている。 （もっと読む）

【課題】 従来のＪ−ＦＥＴでは、動作領域内のゲート領域（トップゲート領域）は、動作領域外周に設けられた深いゲート領域を介してのみ、半導体基板（バックゲート領域）と接続していた。このため動作領域の中央と外周ではゲート抵抗にばらつきが生じ、ゲート抵抗の増加によるノイズ電圧の増加や、不均一動作によるゲインの低下が問題であった。
【解決手段】 格子状のゲート領域（トップゲート領域）を有するＪ−ＦＥＴにおいて、行列状にソース領域と交互に配置されていたドレイン領域の一部を深いゲート領域に置き換え、動作領域内にも深いゲート領域を設ける。ドレイン領域を一部省くことで生じるドレイン電流の流れない無効領域をできる限り減らすため、ソース領域が配置されるセルについてドレイン電流が流れない方向のゲート領域を短くする。 （もっと読む）

【課題】外部ノイズの影響を低減できるＪＦＥＴを提供する。
【解決手段】本発明に係るＪＦＥＴ５０は、ｐ型半導体基板１と、ｐ型半導体基板１の表面に形成されているｎ型チャネル領域３と、ｎ型チャネル領域３内に形成されており、ｎ型チャネル領域３よりも不純物濃度の高いｎ型埋め込み領域４と、ｎ型チャネル領域３の表面に形成されているｐ型ゲート領域６と、ｎ型チャネル領域３の表面に、ｐ型ゲート領域６を挟むように形成されているｎ型ドレイン／ソース領域７及びｎ型ドレイン／ソース領域８とを備え、ｎ型埋め込み領域４は、ｎ型ドレイン／ソース領域７及びｎ型ドレイン／ソース領域８の一方の下方に形成されており、他方の下方に形成されていない。 （もっと読む）

【課題】コンタクト抵抗が小さいオーミック電極を備えたIII−Ｖ族窒化物半導体を用いた半導体装置を実現できるようにする。
【解決手段】半導体装置は、基板１１の上に順次形成された、第１のIII−Ｖ族窒化物半導体層１２及び第１のIII−Ｖ族窒化物半導体１２と比べてバンドギャップが大きい第２のIII−Ｖ族窒化物半導体層１３と、ｐ型の導電型を有する第３のIII−Ｖ族窒化物半導体層２１と、第１のオーミック電極１４とを備えている。第１のオーミック電極１４は、下部が第２のIII−Ｖ族窒化物半導体層１３及び第３のIII−Ｖ族窒化物半導体層２１を貫通し且つ第１のIII−Ｖ族窒化物半導体層１２における２次元電子ガス層よりも下側の領域に達するように形成されている。 （もっと読む）