【課題】ゲート高さが低いため製造容易で、ゲート−コンタクト間の容量を抑制し、ゲート−コンタクト間の短絡を抑制した半導体装置を提供する。
【解決手段】半導体装置の製造方法は基板上にＦｉｎ型半導体層を形成する。Ｆｉｎ型半導体層に交差するダミーゲートが形成される。Ｆｉｎ型半導体層にソースおよびドレインが形成される。ダミーゲート上に層間絶縁膜を堆積した後、ダミーゲートの上面を露出させる。ダミーゲートを除去してゲートトレンチを形成する。ゲートトレンチ内のＦｉｎ型半導体層の上部をリセスする。ゲートトレンチ内のＦｉｎ型半導体層の表面にゲート絶縁膜を形成する。ゲート電極をゲートトレンチ内に充填する。ゲート電極をエッチングバックすることによってゲート電極を形成する。ゲート電極の上面の高さはソースおよびドレインにおけるＦｉｎ型半導体層の上面の高さ以下かつゲートトレンチ内のＦｉｎ型半導体層の上面の高さ以上である。 （もっと読む）

【課題】微細化されたトランジスタのオン特性を向上させる。微細化されたトランジスタを歩留まりよく作製する。
【解決手段】一対の低抵抗領域及び該低抵抗領域に挟まれるチャネル形成領域を含む酸化物半導体層と、ゲート絶縁層を介してチャネル形成領域と重畳する第１のゲート電極層と、第１のゲート電極層のチャネル長方向の側面及びゲート絶縁層の上面と接し、一対の低抵抗領域と重畳する一対の第２のゲート電極層と、第２のゲート電極層上の、側端部を第２のゲート電極層の側端部と重畳する一対の側壁絶縁層と、を有する半導体装置を提供する。 （もっと読む）

【課題】基材との密着性が高く、かつ10^-6Ωcmオーダーの低い電気抵抗率を有する電極/配線を300℃以下の低温焼成で形成することができる導電性ガラスペーストを提供する。また、該導電性ガラスペーストを用いて電極/配線が形成された電気電子部品を提供する。
【解決手段】本発明に係る導電性ガラスペーストは、無鉛ガラス粒子とAg粒子と有機溶剤とを含有する導電性ガラスペーストであって、前記導電性ガラスペーストは、更にAg₂O粒子を含有し、前記無鉛ガラス粒子は、成分を酸化物で表したときに、V₂O₅とAg₂OとTeO₂とを少なくとも含有し、軟化点が300℃以下であることを特徴とする。前記導電性ガラスペーストにおける配合割合は、Ag粒子100質量部に対して、Ag₂O粒子を10〜70質量部とし、無鉛ガラス粒子を10〜50質量部とすることが好ましい。 （もっと読む）

【課題】酸化物半導体膜と金属膜との接触抵抗を低減させ、オン特性の優れた酸化物半導体膜を用いたトランジスタを提供する。
【解決手段】絶縁表面上の一対の電極と、一対の電極と接して設けられる酸化物半導体膜と、酸化物半導体膜上のゲート絶縁膜と、ゲート絶縁膜を介して酸化物半導体膜と重畳するゲート電極と、を有し、一対の電極において、酸化物半導体膜と接する領域にハロゲン元素を含む半導体装置とする。さらに、一対の電極において、酸化物半導体膜と接する領域にハロゲン元素を含ませる方法として、フッ素を含む雰囲気におけるプラズマ処理を用いることができる。 （もっと読む）

【課題】微細な構造のトランジスタを歩留まりよく提供する。また、該トランジスタのオン特性を向上させ、高速応答、高速駆動が可能な半導体装置を提供する。
【解決手段】酸化物半導体層、ゲート絶縁層、ゲート電極層、絶縁層、導電膜、層間絶縁層が順に積層され、該導電膜を切削することにより、該ゲート電極層及び該絶縁層上の導電膜を除去して、自己整合的に形成されるソース電極層及びドレイン電極層を有し、ソース電極層及びドレイン電極層と接する領域と重畳して酸化物半導体層と接する電極層を設ける。 （もっと読む）

【課題】ＴｉＮ膜及びバッファ層から形成されるバリアー膜を備えるポリメタルゲート電極を持つ半導体素子及びその製造方法を提供する。
【解決手段】半導体基板上に形成されたゲート絶縁膜と、ゲート絶縁膜上に半導体基板側から順に積層された導電性ポリシリコン膜、第１金属シリサイド膜、バリアー膜、及び金属膜から形成されるポリメタルゲート電極と、を備える半導体素子である。バリアー膜は、第１金属シリサイド膜上に形成されるＴｉＮ膜と、ＴｉＮ膜と金属膜との間に介在されるバッファ層と、を備える。 （もっと読む）

【課題】微細な構造であっても高い電気特性を有するトランジスタを歩留まりよく提供する。該トランジスタを含む半導体装置においても、高性能化、高信頼性化、及び高生産化を達成する。
【解決手段】酸化物半導体層と電気的に接続するソース電極層及びドレイン電極層を、酸化物半導体層上のゲート絶縁層及び絶縁層の開口を埋め込むように設ける。ソース電極層を設けるための開口とドレイン電極層を設けるための開口は、それぞれ別のマスクを用いた別のエッチング処理によって形成される。これにより、ソース電極層（またはドレイン電極層）と酸化物半導体層が接する領域と、ゲート電極層との距離を十分に縮小することができる。また、ソース電極層またはドレイン電極層は、開口を埋め込むように絶縁層上に導電膜を形成し、絶縁層上の導電膜を化学的機械研磨処理によって除去することで形成される。 （もっと読む）

【課題】酸化物半導体を含み、高速動作が可能なトランジスタを提供する。または、該トランジスタを含む信頼性の高い半導体装置を提供する。
【解決手段】下地絶縁層の溝に埋め込まれた電極層上に、一対の低抵抗領域及びチャネル形成領域を含む酸化物半導体層を設ける。チャネル形成領域は、サイドウォールを側壁に有するゲート電極層と重なる位置に形成される。溝は、深い領域と浅い領域を有し、サイドウォールは、浅い領域と重なり、配線との接続は、深い領域と重なる。 （もっと読む）

【課題】ヘテロ構造電界効果トランジスタに関して、電流崩壊、ゲートリークおよび高温信頼性などの課題を解消する。
【解決手段】高電子移動度トランジスタ（ＨＥＭＴ）、金属−絶縁半導体電界効果トランジスタ（ＭＩＳＦＥＴ）あるいはこれらの組み合わせなどの集積回路（ＩＣ）デバイスの装置、方法およびシステムであって、該ＩＣデバイスは、基板１０２上で形成されたバッファ層１０４と、アルミニウム（Ａｌ）と窒素（Ｎ）とインジウム（Ｉｎ）またはガリウム（Ｇａ）の少なくとも１つを含み、バッファ層１０４上に形成されたバリア層１０６と、窒素（Ｎ）とインジウム（Ｉｎ）またはガリウム（Ｇａ）の少なくとも１つとを含み、バリア層１０６上に形成されたキャップ１０８層と、キャップ層１０８に直接連結され、その層上に形成されたゲート１１８と、を含む。 （もっと読む）

【課題】大型化に適した薄膜トランジスタ、薄膜トランジスタアレイ基板、フレキシブル表示素子、フレキシブル表示装置及び薄膜トランジスタアレイ基板の製造方法を提供する。
【解決手段】フレキシブルな樹脂基板６０に形成された薄膜トランジスタ２００であって、周面の一部又は全部が導電性材料２０により覆われたワイヤー１０と、前記導電性材料を覆う絶縁膜３０と、該絶縁膜を介して前記導電性材料上に形成された薄膜半導体４０と、が一体的に構成されたゲート・チャネル一体形成部５０を有し、該ゲート・チャネル一体形成部が前記樹脂基板の表面上又は内部の所定位置に設けられ、前記薄膜半導体の両側に第１及び第２の電極７０、８０が接続されて形成されたことを特徴とする。 （もっと読む）

【課題】性能の劣化を抑制することができる半導体装置を提供すること。
【解決手段】実施形態に係る半導体装置１０は、半導体層１２、絶縁膜１７、ゲート電極２２、ドレイン電極１９およびソース電極２０、を具備する。半導体層１２は、半絶縁性半導体基板１１上に形成され、表面に、側壁が傾いたテーパ状のリセス領域１８を有する。半導体層１２は、活性層１４を含む。絶縁膜１７は、半導体層１２上に形成されたものであり、リセス領域１８を全て露出する貫通孔２１を有する。貫通孔２１は、側壁がリセス領域１８の側壁の傾き角θ１より小さい角度θ２で傾いたテーパ状である。ゲート電極２２は、リセス領域１８および貫通孔２１を埋めるように形成されたものである。ドレイン電極１９およびソース電極２０は、半導体層１２上のうち、リセス領域１８を挟む位置に形成されたものである。 （もっと読む）

【課題】ノーマリーオフの電気特性を有し、オン電流の高い、酸化物半導体膜を用いたトランジスタを提供する。また、該トランジスタを用いた高速動作が可能な半導体装置を提供する。
【解決手段】下地絶縁膜と、下地絶縁膜上に設けられた酸化物半導体膜と、酸化物半導体膜上に設けられたゲート絶縁膜と、ゲート絶縁膜を介して酸化物半導体膜と重畳して設けられたゲート電極と、少なくともゲート電極を覆って設けられた、開口部を有する層間絶縁膜と、層間絶縁膜上に設けられ、開口部を介して酸化物半導体膜と接する配線と、を有し、少なくとも酸化物半導体膜と配線とが接する領域の、下地絶縁膜および酸化物半導体膜の間に、絶縁膜および絶縁膜上に設けられたバッファ層を有する半導体装置である。 （もっと読む）

【課題】容量素子上の配線層の設計自由度に優れた半導体装置を提供する。
【解決手段】半導体装置は、基板、層間絶縁層、第１トランジスタ、多層配線層、容量素子、金属配線、及び第１コンタクトを備える。基板１上には、層間絶縁層４、５が設けられている。第１トランジスタ３ａは、半導体基板１に設けられており、層間絶縁層内に埋め込されている。第１トランジスタは、少なくともゲート電極３２及び拡散層を有する。層間絶縁層上には、多層配線層が設けられている。容量素子１９は、多層配線層内に設けられている。金属配線（ゲート裏打ち配線）３０は、ゲート電極３２の上面と接しており、層間絶縁層４内に埋設されている。第１コンタクト１０ａは、第１トランジスタ３ａの拡散層に接続しており、層間絶縁層４内に埋設される。金属配線（ゲート裏打ち配線）３０は、第１コンタクト１０ａと同じ材料で構成されている。 （もっと読む）

【課題】シリサイドの横方向への異常成長を防止しつつ、シリサイド形成を行うことができる熱処理方法を提供する。
【解決手段】半導体ウェハーＷのソース・ドレイン領域にシリコンなどのイオンを注入し、そのイオン注入領域１５０を非晶質化する。非晶質化されたイオン注入領域１５０にニッケル膜１５８を成膜する。ニッケル膜１５８が成膜された半導体ウェハーＷにフラッシュランプから第１照射を行ってその表面温度を予備加熱温度Ｔ１から目標温度Ｔ２にまで１ミリ秒以上２０ミリ秒以下にて昇温する。続いて、フラッシュランプから第２照射を行って半導体ウェハーＷの表面温度を目標温度Ｔ２から±２５℃以内の範囲内に１ミリ秒以上１００ミリ秒以下維持する。これにより、ニッケルシリサイドが縦方向に優先的に成長する。 （もっと読む）

【課題】 膜剥離の問題を改善し、さらに低い電気抵抗値を維持できる、ＭｏＴｉターゲット材およびその製造方法を提供する。
【解決手段】 本発明は、Ｔｉを２０〜８０原子％含有し残部がＭｏおよび不可避的不純物からなる組成を有し、前記不可避的不純物の一である水素が１０質量ｐｐｍ以下であるＭｏＴｉターゲット材である。また、本発明のＭｏＴｉターゲット材は、ＭｏＴｉ焼結体を１００Ｐａ未満の圧力、８００℃以上、０．５時間以上の条件で熱処理する工程とで得られる。 （もっと読む）

【課題】本発明は、シリコン層上に、抵抗値が低く、かつ平坦性の良好なニッケルモノシリサイド層を形成可能な半導体装置の製造方法を提供することを課題とする。
【解決手段】基板に形成されたシリコン層を覆ように白金を含むニッケル層を堆積する工程であって、シリコン層に近い部分では遠い部分と比較して結晶性が低くなるように、白金を含むニッケル層を堆積する工程Ｓ０５と、基板を加熱することで、シリコン層と白金を含むニッケル層との界面にニッケルモノシリサイド層を形成する工程Ｓ０７と、を有する。 （もっと読む）

【課題】 フレキシブルで、軽く、安定で高導電性の導電材料およびこれを用いた電気素
子を提供する。
【解決手段】
本発明の導電材料は、少なくとも一つの次元方向が２００ｎｍ以下であり、かつ炭素原
子の一部が少なくとも窒素原子に置換された単層グラフェン及び多層グラフェンの少なく
とも１種よりなるカーボン材料と、金属の粒子及び線材の少なくとも１種よりなる金属材
料とが、混合及び／又は積層されてなることを特徴とする。 （もっと読む）

【課題】薄膜均一性および高い生産性を維持しつつ、低抵抗の良質なＷ膜の成膜を可能とするマグネトロンスパッタリング装置を提供する。
【解決手段】ターゲットと交差する方向に磁化された２つの磁石部材を、ターゲット側に向く磁極が互いに逆向きとなるようにして隣接配置したマグネットピース２２を複数備えた磁石ユニットを設けたマグネトロンスパッタリング装置とし、磁石ユニットによって作り出されるターゲット表面の水平磁束密度を高くすることによって、ターゲットへ加速されるＡｒイオンのイオンエネルギーを小さくする。すなわち、ターゲット表面の水平磁束密度を高くするとターゲット表面で生成されるプラズマ密度が増加し、同一のＤＣ電力を投入した場合に、プラズマ密度が増加した分だけプラズマインピーダンスが低下してターゲット電圧が低下し、Ｗ膜に取り込まれる反射Ａｒの含有量を小さくすることによりＷ膜の低抵抗化を実現する。 （もっと読む）

【課題】金属シリサイド層の異常成長を防止する。
【解決手段】半導体基板１にゲート絶縁膜５、ゲート電極６ａ，６ｂ、ソース・ドレイン用のｎ^＋型半導体領域７ｂおよびｐ^＋型半導体領域８ｂを形成する。それから、サリサイド技術によりゲート電極６ａ，６ｂおよびソース・ドレイン領域上に金属シリサイド層１３を形成する。そして、金属シリサイド層１３の表面を還元性ガスのプラズマで処理してから、半導体基板１を大気中にさらすことなく、金属シリサイド層１３上を含む半導体基板１上に窒化シリコンからなる絶縁膜２１をプラズマＣＶＤ法で堆積させる。 （もっと読む）