【課題】半導体基板の一方の表面のみかつ当該表面の全体をエッチング液に接触でき、半導体基板以外からの不純物の混入(コンタミ)がない半導体基板表面の不純物の回収方法、及び、前記不純物の回収方法を使用する半導体基板表面の不純物の定量分析方法を提供する。
【解決手段】平坦な底面を有する支持容器１にエッチング液２を添加し、その上に分析対象の半導体基板３を載せて、半導体基板３表面のエッチング液２への溶解に要する時間放置後、当該エッチング液２を回収する方法であって、半導体基板３の直径をＸｃｍとしたとき、支持容器１に添加されるエッチング液２の量が、２×（Ｘ／５）^２ｍｌ以上、３×（Ｘ／２）^２ｍｌ以下であり、かつ支持容器１とエッチング液２の接触角が６５°以上であることを特徴とする半導体基板表面の不純物の回収方法及び、前記不純物の回収方法を使用する半導体基板表面の不純物の定量分析方法。 （もっと読む）

【課題】検査時のプロービングによる不良の疑いのあるチップの流出を確実に防止することのできるウェハ検査装置及び検査方法を提供する。
【解決手段】各チップにプローブを接触させて通電テストを制御するテスト制御手段５と、テスト制御手段５の結果からチップの良否を判定するテスト判定手段６と、各チップのアドレス情報と各チップに対するテスト判定手段６のテスト判定情報及びプローブによるコンタクト情報とを対応させて記憶する記憶手段７と、プローブがチップに接触する毎にチップのアドレス情報に対応するコンタクト情報を更新するコンタクト制御手段８と、コンタクト情報が予め設定した限界条件を超えたときはチップを不良と判定するコンタクト判定手段９とを備える。 （もっと読む）

【課題】有底の凹部の状態を非破壊で検査し、製造コストを低減させる。
【解決手段】本発明のウエハ５０のビア孔５１の検査方法は、有底のビア孔５１が表面に形成されたウエハ５０に被転写材料を塗布し、この被転写材料をビア孔５１内に充填させ、被転写材料を硬化させた後、ウエハ５０から離型させることでビア孔５１がビア像７１として転写されてなる被転写体７０を形成する転写工程と、ビア像７１の表面を観察することでその表面形状の画像データを作成する表面観察工程と、ビア像７１の画像データに基づいてビア像７１の形状を評価し、ビア孔５１内の状態を検査する検査工程とを備えたところに特徴を有する。 （もっと読む）

【課題】基板におけるチップ面積の確保を容易に行うことができ、基板の保持方法による影響を受けることなく、また、高価な計測機器を用いることなく、高精度かつ簡便に、基板の歪みを測定することができる基板の歪み測定装置を提供する。
【解決手段】基板２０を保持する保持面に、前記基板２０に設けられた位置ズレ測定用のマーク４０の比較対象となる基準マーク５０を有する基板保持部３１と、前記基板２０を透過する光を照射する光源部３２と、前記光源部３２により前記光が前記基板２０に照射されることで得られる前記位置ズレ測定用のマーク４０と前記基準マーク５０との重なりを観察する観察部３３と、前記観察部３３により観察された前記重なりから、前記基準マーク５０に対する前記位置ズレ測定用のマーク４０のズレ量を算出する算出部３６と、前記算出部３６により算出された前記ズレ量から、前記基板の歪みを測定する測定部３７とを備える測定装置。 （もっと読む）

【課題】本発明は、貫通電極のサイズ（直径）が縮小化された場合でも、４端子法により貫通電極の抵抗値を正確に測定することの可能な半導体チップ及びその抵抗測定方法、並びに半導体装置を提供することを課題とする。
【解決手段】半導体基板１０１及び回路素子層１０２を有する半導体チップ本体５５と、半導体チップ本体５５を貫通する第１乃至第４の貫通電極６１〜６４と、回路素子層１０２に設けられた回路素子を介することなく、第１の貫通電極６１と第２の貫通電極６２とを電気的に接続する第１の導電経路９６と、回路素子を介することなく、第１の貫通電極６１と第３の貫通電極６３とを電気的に接続する第２の導電経路９７と、回路素子を介することなく、第２の貫通電極６２と第４の貫通電極６４とを電気的に接続する第３の導電経路９８と、を有する。 （もっと読む）