【課題】異なる厚さを有する少なくとも２つの領域を備える活性部を備え、これらの領域の少なくとも一つが単結晶半導体材料からなる構造を製造する、コストを減少させ欠点を有しない方法を提案すること。
【解決手段】第１の基板と異なる厚さの第１及び第２の懸架領域を備える活性部を備える構造を製造する方法であって、前記方法は、以下の、ａ）第１の基板の前面を加工して第１の基板よりも薄い第１の厚さの少なくとも１つの第１の懸架領域の水平方向の輪郭を画定し、ｂ）懸架領域下部の第１の懸架領域のエッチング停止層を形成し、これが第１の懸架領域下部に配置された半導体材料を除去する段階に先立って行われ、ｃ）第１の基板の前面上に犠牲層を形成し、ｄ）第１の基板の背面から加工して犠牲層をリリースし、少なくとも１つの第２の懸架領域を形成し、第１の懸架領域の停止層に到達させ、ｅ）第１及び第２の懸架領域をリリースする段階を備える。 （もっと読む）

【課題】ベース基板と可動部との貼り付きを防止するとともに、落下等の衝撃時におけるベース基板の可動部に対する緩衝効果を向上させることが可能な物理量センサー素子、及び物理量センサー素子を備えた電子機器の提供。
【解決手段】センサー素子１は、ベース基板２と、ベース基板２上に設けられ、加えられた物理量に応じて可動する可動部３３と、を備え、ベース基板２の空洞部２１の底面には、平面視で可動部３３と重複する位置に突起（２５ａ，２５ｂ，２５ｃ等）が設けられ、突起（２５ａ，２５ｂ，２５ｃ等）は、ベース基板２と一体で設けられていることを特徴とする。 （もっと読む）

【課題】製造コストを抑制することができ、かつ圧力測定精度を向上することができる半導体圧力センサおよびその製造方法を提供する。
【解決手段】半導体圧力センサは、主表面１ａに凹部３およびアライメントマーク４を有する第１の基板１と、第１の基板１の主表面１ａ上に形成されており、第１の基板１の凹部３内の空間ＩＳ上を覆うように設けられたダイヤフラム５およびダイヤフラム５上に設けられたゲージ抵抗６を有する第２の基板２とを備えている。アライメントマーク４は第２の基板２から露出するように設けられている。 （もっと読む）

【課題】接続部分の導通が不十分となってしまうのを抑制することのできる静電容量式センサを得る。
【解決手段】静電容量式センサ１は、固定板２と半導体基板４とを接合した際に、固定電極２１ａ、２１ｂ、２２ａ、２２ｂに形成された固定電極側金属接触部２５と、半導体基板４に形成された半導体基板側金属接触部１３とが接触するようになっている。そして、半導体基板側金属接触部１３を金属材料を用いて形成し、当該半導体基板側金属接触部１３の半導体基板４に接合される基部１３ａ内に、より硬度の高い材料からなるバッファ層１４を挿入した。 （もっと読む）

【課題】感度の高い静電容量トランスデューサの製造方法を提供する。
【解決手段】一連の可動フィンガおよび一連の固定フィンガのうちの一方の位置を画定するために、基体上の層に第１エッチングマスクを適用する。一連の可動フィンガ、一連の固定フィンガ、本体及びばねを画定するために、第２エッチングマスクを適用する。本体は一連の可動フィンガ及びばねに接続され、一連の可動フィンガは一連の固定フィンガと相互に入り込む。第２エッチングマスクを使用して、層および第１エッチングマスクをエッチングする。第１エッチングマスクを使用して、一連の可動フィンガと一連の固定フィンガとのうちの一方が、一連の可動フィンガと一連の固定フィンガのもう一方より短くなるように、エッチングされた層をエッチングする。力が本体に加わったときに、本体が基体に対して平行に動くように、本体、ばね及び一連の可動フィンガをエッチングを用いて分離する。 （もっと読む）

【課題】間隙底面の絶縁層の平坦性のバラツキにより生じるセル間及びセルを含むエレメント間の絶縁破壊強度のバラツキを低減した電気機械変換装置の製造方法を提供する。
【解決手段】電気機械変換装置の製造方法において、第一の基板１の上に第一の絶縁層２を形成し、第一の絶縁層２の一部を第一の基板１まで除去して隔壁３を形成し、第一の絶縁層２の一部が除去された第一の基板１の領域上に第二の絶縁層１０を形成する。次に、第二の基板１８を隔壁３の上に接合して間隙２４を形成し、第二の基板１８から、間隙２４を介して第二の絶縁層１０と対向する振動膜２３を形成する。隔壁３を形成する工程では、第一の基板１に垂直な方向において間隙２４側の高さが中央部の高さよりも低くなるように隔壁３を形成する。 （もっと読む）

【課題】 厚い半導体層に幅の狭いトレンチを形成する際に、半導体の残渣を生じることなくトレンチを形成することが可能な技術を提供する。
【解決手段】 本明細書では、半導体層にトレンチが形成された半導体装置を開示する。その半導体装置では、前記半導体層において、前記トレンチの幅が急変する箇所に、前記トレンチの幅の急変を補償する補償パターンが形成されている。上記の半導体装置では、半導体層において、トレンチの幅が急変する箇所に補償パターンが形成されているので、ディープＲＩＥ法によってトレンチ加工を行う際に、半導体の残渣の原因となる急峻な傾斜部の発生を抑制することができる。これによって、厚い半導体層に幅の狭いトレンチを形成する際に、半導体の残渣が発生することを防止することができる。 （もっと読む）

【課題】基板の裏面側からエッチングすることにより、基板裏面における開口面積が基板表面における開口面積よりも小さな空洞を基板に形成することができる音響センサを提供する。
【解決手段】基板４２には、その表面から裏面へ貫通するように空洞４４を設ける。空洞４４の上方において、基板４２の上方には音響振動を感知する薄膜のダイアフラム４３を設ける。空洞４４の少なくとも１つの壁面は、基板４２の表面とその厚み方向中間部との間において、基板４２の表面から前記中間部へ向かうにつれて次第に基板４２の外側へ向かって広がった第１の斜面４７ａと、前記中間部と基板４２の裏面との間において、前記中間部から基板４２の裏面へ向かうにつれて次第に基板４２の内側へ向かって狭まった第２の斜面４７ｂとで構成される。また、空洞４４の裏面開口幅が表面開口幅よりも小さくなっている。 （もっと読む）

【課題】測定精度が高く、製作が容易で、安価に出来る振動式差圧センサを実現する。
【解決手段】ダイアフラムに設けられた振動子形歪ゲージを具備する振動式差圧センサにおいて、一方の面に振動子形歪ゲージ素子が設けられ他方の面がダイアフラムに相当する厚さに研磨されて形成されシリコンよりなるセンサ基板と、センサ基板の他方の面に一方の面が直接に接合されたシリコンよりなるベース基板と、ベース基板のセンサ基板との接合部に設けられセンサ基板に実質的にダイアフラムを形成し、異物の混入によりダイアフラムの可動範囲が制限されることなく且つ振動子形歪ゲージ素子の振動によって励起されるダイアフラムの振動に対して制動作用をなすための所定の隙間を有する凹部と、凹部に測定圧を導入する導入孔と、凹部に導入孔を介して圧力を伝搬しダイアフラムを制動するための流体とを具備したことを特徴とする振動式差圧センサである。 （もっと読む）

【課題】容量性トランスデューサとその製造及び動作方法を提供する。
【解決手段】第１ドーピング領域２０と、該第１ドーピング領域２０と反対の型のドーピング領域であり、第１振動部分３２を含む第２ドーピング領域３０と、該第１ドーピング領域と該第１振動部分３２との間に備えられた、空間６０と、を備えるトランスデューサ。第１及び第２ドーピング領域２０，３０は、一体である。第１振動部分は複数の貫通ホール４０を含み、振動部分上に貫通ホール４０を密封する物質膜５０が備えられる。 （もっと読む）

【課題】サポート部材を用いてマイクロフォンを形成するためのプロセスを提供すること。
【解決手段】マイクロフォンを形成するための方法は、バックプレート、およびウェットエッチングの犠牲層の少なくとも一部分の上の可撓性の振動板を形成する。この方法は、ウェットエッチングのレジスト材料を追加し、ウェットエッチングのレジスト材料は、振動板を支持するように、振動板とバックプレートとの間に配置される。ウェットエッチングのレジスト材料の一部は、振動板とバックプレートとの間には配置されない。方法はその後、上述の追加の間に追加されたウェットエッチングのレジスト材料の一部を除去する前に、犠牲材料を除去する。その後、ウェットエッチングのレジスト材料は、犠牲材料の少なくとも一部が除去された後に、実質的にその全体が除去される。 （もっと読む）

【課題】シリコン基板と絶縁基板とを接合した時に形成される密閉空間部の圧力を調整することの可能なＭＥＭＳセンサを得る。
【解決手段】シリコン基板４と、シリコン基板４の上下両面４ａ、４ｂに接合される一対の絶縁基板２、３と、シリコン基板４と絶縁基板２、３とを接合した時に形成される密閉空間部６とを備えたＭＥＭＳセンサ１において、絶縁基板２、３またはシリコン基板４の露出した外表面３ｂに、密閉空間部６と連通する貫通孔７を設ける。 （もっと読む）

【課題】本発明に係る静電容量型の物理量センサは、センサ特性の低下を招くことなく、小型化あるいはセンサの感度を向上させる物理量センサ及びその製造方法を提供する。
【解決手段】物理量センサは、フレーム部と、フレーム部の内側に配置された錘部と、錘部とフレーム部とを接続する可撓部と、を備えた半導体基板と、フレーム部の一方の側に接合された第１支持基板と、フレーム部の他方の側に接合された第２支持基板と、第１支持基板と第２支持基板の少なくとも一方に設けられ、第１支持基板又は第２支持基板の一方の側と他方の側を導通する配線用端子と、第１支持基板の面上に設けられ、錘部と対向する第１電極と、第２支持基板の面上に設けられ、錘部と対向する第２電極と、を備え、フレーム部には前記フレーム部の一方の側と他方の側を導通する貫通配線部が配設され、貫通配線部と前記配線用端子とは電気的に接続されている。 （もっと読む）

【課題】圧力センサと高精度の力学量センサとが最適にモジュール化されて、各力学量センサの性能がモジュール化に伴い低下することのない安価な力学量センサ装置およびその製造方法を提供する。
【解決手段】圧力を検出する第１力学量センサＲ１の第１力学量検出部Ｍ１と第２力学量センサＲ２の第２力学量検出部Ｍ２とが、第１の基板１０に変位可能な状態に形成され、第２の基板２０が貼り合わされて第１空間Ｋ１と第２空間Ｋ２が互いに連通せずに形成されてなり、第１の基板１０がＳＯＩ基板からなり、ＳＯＩ層３からなる一部の半導体領域Ｓで第１力学量検出部Ｍ１と第２力学量検出部Ｍ２がそれぞれ構成されてなり、第２力学量検出部Ｍ２が、第２可動半導体領域Ｓ２ａと第２固定半導体領域Ｓ２ｂの対向する面の静電容量の変化を測定して、第２力学量を検出する力学量センサ装置１００とする。 （もっと読む）

【課題】絶縁性の基板の一面に設けられた基板側電極と、該基板側電極に対向配置された対向電極を有する対向板とを備える振動素子であって、インピーダンスの低減及びキャパシタンス変換、信号増幅などの機能を行うと共に、素子自体のコンパクト化を図ることが出来る振動素子、及び該振動素子を製造する製造方法を提供する。
【解決手段】基板側電極２に対向するように、シリコン単結晶からなる上部板１を配置し、上部板１に、例えば、熱拡散法又はイオン注入法によって形成される、ＩＣ回路の不純物領域である集積回路部５を設け、振動素子１０にて変換効率の向上及び生産性向上、実装システムのコンパクト化を実現する。 （もっと読む）

【課題】絶縁性の基板の一面に設けられた基板側電極と、該基板側電極に対向配置された対向電極を有する対向板とを備える振動素子であって、インピーダンスの低減及びキャパシタンス変換、信号増幅などの機能を行うと共に、素子自体のコンパクト化を図ることが出来る振動素子、及び該振動素子を製造する製造方法を提供する。
【解決手段】基板側電極２に対向するように、シリコン単結晶からなる上部板１を配置し、基板３と上部板１との間に、上部板１を保持する保持部３１を介在させる。保持部３１に、例えば、熱拡散法又はイオン注入法によって形成される、ＩＣ回路の不純物領域である集積回路部５を設け、振動素子１０にて変換効率の向上及び生産性向上、実装システムのコンパクト化を実現する。 （もっと読む）

【課題】小型で信頼性の高いセンサーデバイス、及び、その製造方法を提供する。
【解決手段】センサーデバイス１は、第１の面１０ａに第１の電極１１を有する半導体装置としてのＩＣチップ１０と、基部２１、前記基部２１から延伸された振動部を有し、第１の面１０ａと対向する第２の面２０ａに第２の電極としての引き出し電極２９を有する振動片としての振動ジャイロ素子２０と、を備えている。第１の面１０ａには、絶縁樹脂からなり第１の電極１１と配線３６を介して電気的に接続された第３の電極３７の少なくとも一部を露出させる開口部３２ａを有する筒状支持部３２が設けられ、第１の面１０ａおよび開口部３２ａにより形成された凹部に導電性接着剤９８が埋設され、引き出し電極２９に設けられたバンプ１２が凹部内に配置されている。 （もっと読む）

【課題】圧力センサなどのデバイスの製造工程中に空洞内の上下のシリコン面の固着がない半導体基板およびその製造方法を提供する。また、精度良い小型のダイアグラムを有する半導体装置を提供する。
【解決手段】ＳＯＮ構造１０１のダイアフラム１００を有するシリコン基板１およびその製造方法において、ＳＯＮ構造１０１を構成する空洞２内の下側のシリコン面３に凸状の島４を形成する。半導体基板の表面に深さの異なるホール群を形成し、高温アニール処理することにより一つの大きな空洞を形成する。 （もっと読む）

【課題】半導体基板の一方の面から形成することができる圧力センサ及びその製造方法を提供する。
【解決手段】本発明の圧力センサ１の製造方法においては、図４Ａ〜Ｃに示すように、ｐ型半導体柱７Ａ、７Ｃを４方向に等分且つ外側又は内側にずらして配置し、そのｐ型半導体柱７Ａ、７Ｃの上部に重なるように環状のｎ型半導体拡散層５を形成し、その環状のｎ型半導体拡散層５及びｐ型半導体柱７Ａ、７Ｃのｎ型半導体拡散層５との重複部分をエッチングして、環状溝４で囲まれたメサ部３及び４個のブロック状のｐ型半導体部６Ａ、６Ｂ、６Ｃ、６Ｄを半導体基板２の表面側に形成した。 （もっと読む）