【課題】原料の種類が増えるのを抑制しつつ臨界電流特性を良好にする。
【解決手段】基材と、前記基材上に形成され、希土類元素とＣｕＯ鎖とＣｕＯ_２面とを含んで構成されたＲＥ系超電導体ユニットを複数含有する超電導層と、複数ある前記ＣｕＯ鎖のうち、前記超電導層と前記超電導層の前記基材側に隣接する層との界面周囲の前記ＲＥ系超電導体ユニット中に存在し、前記ＲＥ系超電導体ユニットの格子定数により定まるＣｕＯ鎖の長さよりも１．２倍以上２倍以下積層方向に長いＣｕＯ鎖と、前記長いＣｕＯ鎖に対して積層方向に隣接して存在する刃状転位と、を備える酸化物超電導薄膜。 （もっと読む）

【課題】
高性能なSIS素子などを提供する。
【解決手段】
本発明のひとつの側面は、基板と、前記基板上に形成され、下部電極と、上部電極と、前記上部電極と前記下部電極とに挟まれて形成されたバリア層とを有するSIS三層膜と、前記基板上に形成され、前記下部電極と電気的に接続され、前記下部電極と異なる材料のグランドプレーンとを備え、前記SIS三層膜は、前記基板上に形成されたバッファ層又は前記基板の上に接して形成されていることを特徴とするSIS素子にある。本構成によれば、SIS三層膜は、基板上に形成されたバッファ層又は基板の上に接して形成されているため、高品質なSIS接合が実現でき、高性能なSIS素子が得られる。 （もっと読む）

【課題】ＣＦ４を用いて、基板をエッチングして懸架型素子を形成した場合、トンネル接合及び島電極が悪影響を受け、十分な電荷分解能等が得られないと言う欠点があった。
【解決手段】基板上に、アッシングより除去できるレジストによって形成されたレジスト台部を設け、レジスト台部上に、トンネル接合及び島電極等の素子部を形成する。素子部をレジスト台部上に形成した後、レジスト台部をアッシングにより除去し、基板をＣＦ４等によりエッチングすることなく、懸架型素子を構成することができる。 （もっと読む）

【課題】安定した状態でより高密度に記憶保持が行える超伝導デジタル回路用のメモリ装置を実現する。
【解決手段】ジョセフソン接合ＪＪ₁，ＪＪ₂，ＪＪ₃，ＪＪ₄，ＪＪ₅、コイルＬ₁₂，Ｌ₂₃，Ｌ₃₄，Ｌ₄₅、抵抗Ｒ₁，Ｒ₂，Ｒ₃（＝Ｒ_M），Ｒ₄，Ｒ₅、電圧端子Ｔ₁，Ｔ₂，Ｔ₃，Ｔ₄，Ｔ₅を備え、所定の電圧が印可される電圧端子Ｔ₃とコイルＬ₂₃及びコイルＬ₃₄の間の接続ノード（第２接続ノード）との間に抵抗Ｒ_M（第２抵抗）が接続し、この接続ノードにジョセフソン接合ＪＪ₃（第３ジョセフソン接合）が接続している。ジョセフソン接合ＪＪ₃は、接続ノードと接地との間に接続されている。 （もっと読む）