説明

Fターム[4M119EE22]の内容

MRAM・スピンメモリ技術 (17,699) | 配線構成 (2,374) | ビット線(BL) (891) | BLが1セル、ユニットに1本だけ有するもの (643)

Fターム[4M119EE22]に分類される特許

1 - 20 / 643




【課題】少ない電流で高速に動作させることが可能な記憶素子・記憶装置を提供する。
【解決手段】記憶層14と磁化固定層12とこれらの間に配された非磁性体による中間層13とキャップ層15とを少なくとも含み、上記記憶層として、第1の強磁性層14iと第2の強磁性層14pとが結合層14cを介して磁気的に結合され、上記第1の強磁性層が上記中間層に接し、上記第2の強磁性層が上記キャップ層に接しており、上記第1の強磁性層と上記第2の強磁性層のうち一方が膜面内磁化が優位な面内磁化層とされ、他方が垂直磁化が優位な垂直磁化層とされ、上記第1の強磁性層及び上記第2の強磁性層の磁化の向きが膜面に垂直な方向から傾斜しているものを用いる。記憶層の磁化の向きが傾斜しているので、記憶素子に対し膜面に垂直な方向の電流を流すと速やかに強磁性層の磁化の歳差運動の振幅増加が始り、短い時間の反転動作が可能になる。 (もっと読む)


【課題】書き込みエラーを生じることなく、短い時間で書き込み動作を行うことができる記憶素子及び記憶装置を提供する。
【解決手段】情報に対応して磁化の向きが変化される記憶層と、磁化の向きが固定された磁化固定層と、上記記憶層と上記磁化固定層との間に配された非磁性体による中間層とを含む層構造を有する記憶素子を構成する。そして上記磁化固定層が、少なくとも2つの強磁性層が結合層を介して積層され、上記2つの強磁性層が上記結合層を介して磁気的に結合し、上記2つの強磁性層の磁化の向きが膜面に垂直な方向から傾斜している。このような構成により、上記記憶層及び上記磁化固定層のそれぞれの磁化の向きがほぼ平行又は反平行とされてしまうことによる磁化反転時間の発散を効果的に抑えることができ、書き込みエラーを低減し、より短い時間で書き込みができる。 (もっと読む)


【課題】熱安定性の情報書き込み方向に対する非対称性をすくなくし特性バランスに優れた記憶素子を実現する。
【解決手段】記憶素子は、膜面に垂直な磁化を有し、情報に対応して磁化の向きが変化される記憶層と、上記記憶層に記憶された情報の基準となる膜面に垂直な磁化を有する磁化固定層と、上記記憶層と上記磁化固定層の間に設けられる非磁性体による中間層とを有する層構造を備える。そして上記層構造の積層方向に電流を流すことで記憶層の磁化の向きが変化して、記憶層に対して情報の記録が行われる。この場合に、磁化固定層を少なくとも2層の強磁性層と非磁性層とを有する積層フェリピン構造とし、かつ、いずれかの上記強磁性層に接して反強磁性酸化物層が形成されているようにする。 (もっと読む)


【課題】環境温度によらず、熱安定性を確保して特性バランスに優れた記憶素子を実現する。
【解決手段】記憶素子は、膜面に垂直な磁化を有し、情報に対応して磁化の向きが変化される記憶層と、上記記憶層に記憶された情報の基準となる膜面に垂直な磁化を有する磁化固定層と、上記記憶層と上記磁化固定層の間に設けられる非磁性体による中間層とを有する層構造を備える。そして上記層構造の積層方向に電流を流すことで記憶層の磁化の向きが変化して、記憶層に対して情報の記録が行われる。この場合に、記憶層は正の磁歪定数を持つ磁性層を有するようにし、上記層構造に加えてさらに、負熱膨張材料層が設けられるようにする。 (もっと読む)


【課題】熱安定性を確保して特性バランスに優れた記憶素子を実現する。
【解決手段】記憶素子は、膜面に垂直な磁化を有し、情報に対応して磁化の向きが変化される記憶層と、上記記憶層に記憶された情報の基準となる膜面に垂直な磁化を有する磁化固定層と、上記記憶層と上記磁化固定層の間に設けられる非磁性体による中間層とを有する層構造を備える。その上で、上記層構造の積層方向に電流を流すことで記憶層の磁化の向きが変化して、記憶層に対して情報の記録が行われる。そして記憶層は、Co−Fe−B磁性層と、少なくとも1つの非磁性層を有し、酸化物層、Co−Fe−B磁性層、非磁性層が順に積層された積層構造が形成されているようにする。 (もっと読む)


【課題】書き込みエラーを生じることなく、短い時間で書き込み動作を行うことができる記憶素子を提供することを目的とする。
【解決手段】記憶素子は、情報に対応して磁化の向きが変化される記憶層と、非磁性体による中間層と、上記記憶層に対して、上記中間層を介して設けられ、磁化の向きが固定された磁化固定層とを有する層構造を備える。
そして、上記記憶層は、少なくとも2つの強磁性層が結合層を介して積層され、上記2つの強磁性層が上記結合層を介して磁気的に結合し、上記2つの強磁性層の磁化の向きが膜面に垂直な方向から傾斜しており、上記層構造の積層方向に電流を流すことにより、上記記憶層の磁化状態が変化して、上記記憶層に対して情報の記録が行われる。 (もっと読む)


【課題】書き込みエラーを生じることなく、短い時間で書き込み動作を行うことができる記憶素子及び記憶装置を提供する。
【解決手段】情報に対応して磁化の向きが変化される記憶層14と、磁化の向きが固定された磁化固定層12と、上記記憶層14と上記磁化固定層12との間に配された非磁性体による中間層13と、垂直磁気異方性誘起層15とを含む層構造を有する記憶素子3を構成する。そして、上記記憶層14が、第1の強磁性層14aと第1の結合層14bと第2の強磁性層14cと第2の結合層14dと第3の強磁性層14eとが同順に積層されて、上記第1の強磁性層14aが上記中間層13に接し、上記第3の強磁性層14eが上記垂直磁気異方性誘起層15に接し、上記結合層14b,14dを介して隣接する上記強磁性層14a,14c,14eの磁化の向きが膜面に垂直な方向から傾斜している。 (もっと読む)


【課題】増加された集積度を有し且つ高密度で高速の3次元(抵抗性)半導体(メモリ)装置を、最小限のマスク工程数で提供する。
【解決手段】チャンネル領域によって分離された第1及び第2不純物領域を含む基板、前記第1不純物領域に接続するビットライン、前記第2不純物領域に接続する垂直電極、前記基板と前記ビットラインとの間に配置される水平電極の積層体、及び、前記積層体と前記基板との間に配置される選択ラインを含む。この時,前記選択ラインは平面形状及び平面位置において、前記水平電極の各々と実質的に同一であり得る。 (もっと読む)


【課題】ゲート高さが低いため製造容易で、ゲート−コンタクト間の容量を抑制し、ゲート−コンタクト間の短絡を抑制した半導体装置を提供する。
【解決手段】半導体装置の製造方法は基板上にFin型半導体層を形成する。Fin型半導体層に交差するダミーゲートが形成される。Fin型半導体層にソースおよびドレインが形成される。ダミーゲート上に層間絶縁膜を堆積した後、ダミーゲートの上面を露出させる。ダミーゲートを除去してゲートトレンチを形成する。ゲートトレンチ内のFin型半導体層の上部をリセスする。ゲートトレンチ内のFin型半導体層の表面にゲート絶縁膜を形成する。ゲート電極をゲートトレンチ内に充填する。ゲート電極をエッチングバックすることによってゲート電極を形成する。ゲート電極の上面の高さはソースおよびドレインにおけるFin型半導体層の上面の高さ以下かつゲートトレンチ内のFin型半導体層の上面の高さ以上である。 (もっと読む)


【課題】熱安定性の情報書き込み方向に対する非対称性をすくなくし特性バランスに優れた記憶素子を実現する。
【解決手段】記憶素子は、膜面に垂直な磁化を有し、情報に対応して磁化の向きが変化される記憶層と、上記記憶層に記憶された情報の基準となる膜面に垂直な磁化を有する磁化固定層と、上記記憶層と上記磁化固定層の間に設けられる非磁性体による中間層とを有する層構造を備える。そして上記層構造の積層方向に電流を流すことで記憶層の磁化の向きが変化して、記憶層に対して情報の記録が行われる。この場合に、磁化固定層を少なくとも2層の強磁性層とCrを含む非磁性層とを有する積層フェリピン構造とする。 (もっと読む)


【課題】熱安定性を確保して特性バランスに優れた記憶素子を実現する。
【解決手段】記憶素子は、膜面に垂直な磁化を有し、情報に対応して磁化の向きが変化される記憶層と、上記記憶層に記憶された情報の基準となる膜面に垂直な磁化を有する磁化固定層と、上記記憶層と上記磁化固定層の間に設けられる非磁性体による中間層とを有する層構造を備える。その上で、上記層構造の積層方向に電流を流すことで記憶層の磁化の向きが変化して、記憶層に対して情報の記録が行われる。記憶層は、少なくともCo−Fe−B磁性層を有する。また記憶層に接する中間層と、該中間層とは反対側で記憶層が接する他方の層は、少なくとも記憶層と接する界面が酸化物層とされており、さらに上記他方の層は、酸化物層が、Liを含むLi系酸化物層とされている。 (もっと読む)


【課題】熱安定性を確保して特性バランスに優れた記憶素子を実現する。
【解決手段】記憶素子は、膜面に垂直な磁化を有し、情報に対応して磁化の向きが変化される記憶層と、上記記憶層に記憶された情報の基準となる膜面に垂直な磁化を有する磁化固定層と、上記記憶層と上記磁化固定層の間に設けられる非磁性体による中間層とを有する層構造を備える。
そして、上記記憶層は非磁性体と酸化物が積層された積層構造層を含み、上記層構造の積層方向に電流を流すことにより、上記記憶層の磁化の向きが変化して、上記記憶層に対して情報の記録が行われる。 (もっと読む)


【課題】埋め込みゲートを有する半導体素子に関し、ビットラインコンタクトと活性領域の接触面積を増加させビットラインコンタクトの高抵抗性フェイルを防止する。
【解決手段】ビットラインコンタクト136が活性領域120の上部面だけではなく側面とも接触されることにより、ビットラインコンタクトと活性領域の接触面積を増加させビットラインコンタクトの高抵抗性フェイルを防止する。 (もっと読む)


【課題】誤書込を抑制することが可能なMRAM装置を提供する。
【解決手段】三角波状のパルス電流Iwをワード線に流してパルス磁場をトンネル磁気抵抗素子の自由層に印加する。また、パルス電流Iwがピークに達した後にピークに達する三角波状のパルス電流Ibをビット線に流してパルス磁場を自由層に印加する。これにより、自由層の磁化ベクトルの歳差運動をその熱揺動よりも大きくして、パルス電流Iwのみで自由層の磁化方向が反転するのを防止できる。また、パルス電流Ibによって自由層の磁化方向を確実に反転させることができる。 (もっと読む)


【課題】増加されたメモリ容量を具現できるメモリ装置を提供する。
【解決手段】メモリ装置は、水平な共通導電領域の上に配置され、前記共通導電領域に一端が電気的に連結され、互いに離隔水平な第1選択ラインの上で互いに平行に延長され前記水平な第1選択ラインと交差し前記垂直な半導体柱の側面に対向する側面を包含する水平な第1選択ラインと、前記水平な第1選択ラインと前記垂直な半導体柱との間に、そして前記水平な第2選択ラインと前記垂直な半導体柱との間に介在される少なくとも1つの誘電パターンを包含する選択構造体を含む。前記メモリ装置は、前記選択構造体の上に配置され前記垂直な半導体柱に電気的に連結されたメモリセルを含むメモリセルアレイをさらに含む。 (もっと読む)


【課題】スピン注入トルク磁気抵抗ランダム・アクセス・メモリ(STT−MRAM)のメモリセル寸法を縮小する。
【解決手段】ワード・ラインWLに対して実質的に平行にかつビット・ラインBLに対して実質的に垂直にソース・ラインSLを配列することによって、縮小されたビット・セル寸法が達成される。さらに、1つの実施の形態では、書込み動作時に、無効な書込み動作を防止するために、選択されないビット・セルのビット・ラインにハイ論理/電圧レベルが印加される。 (もっと読む)


【課題】半導体集積回路の内蔵メモリとしてのMRAMへの不正アクセスに対する保護を改善すること。
【解決手段】半導体集積回路(10)は、プロセッサ(1)と不揮発性メモリ(3)とを具備する。不揮発性メモリ(3)は、複数の磁気ランダムアクセスメモリセルと、複数の磁気リードオンリーメモリセルとを含む。複数の磁気ランダムアクセスメモリセルはプロセッサ(1)による通常書き込みによって書き換えが可能とされ、複数の磁気リードオンリーメモリセルはプロセッサ(1)による通常書き込みによって書き換えが不可能とされる。不揮発性メモリ(3)と接続された感知回路(2)は、不揮発性メモリ(3)の不正アクセスによる複数の磁気リードオンリーメモリセルの状態遷移を感知する。状態遷移に応答して、感知回路(2)は不正アクセスの検出結果をプロセッサ(1)に通知する。 (もっと読む)


【課題】直流電源配線に電流が流れたか否かを検出可能な回路を備えた半導体装置を提供する。
【解決手段】半導体装置において、駆動回路BLDU,BLDD,BLBDU,BLBDDは、電流磁界またはスピン注入によってトンネル磁気抵抗素子TMR,TMRBを第1の磁化状態に初期設定するために、制御信号線BL,BLBに直流電流を流す。電源配線DLは、トンネル磁気抵抗素子TMR,TMRBに近接して設けられる。ここで、トンネル磁気抵抗素子TMR,TMRBは、電源配線DLに直流電流が流れるときに生じる電流磁界によって第2の磁化状態に変化する。センスアンプ10は、トンネル磁気抵抗素子TMR,TMRBが第1の磁化状態から第2の磁化状態に変化したか否かを判定するために、制御信号線BL,BLBを介してトンネル磁気抵抗素子TMR,TMRBに流れる電流を検出する。 (もっと読む)


1 - 20 / 643