Fターム[4M119FF12]の内容
MRAM・スピンメモリ技術 (17,699) | コンタクト (2,004) | コンタクトの場所 (1,215)
Fターム[4M119FF12]の下位に属するFターム
記憶素子と上部配線間 (221)
記憶素子と下部配線間 (78)
下部配線と選択素子間 (287)
記憶素子と選択素子間(下部配線無) (226)
選択素子と配線間 (314)
配線と周辺回路間 (28)
複数の配線間 (58)
Fターム[4M119FF12]に分類される特許
1 - 3 / 3
情報処理方法、積層型集積回路メモリ
【課題】メモリの単位メガバイト当たり製造コストを、単にモノリシック回路集積法で慣用的に製造される回路の数分の一に低減させる。
【解決手段】各層が別々に最適化されるように、別々の層(103)上へのメモリ回路(103)および制御論理回路(101)の物理的分離が可能な三次元(3DS)メモリ(100)。幾つかのメモリ回路(103)について1つの制御論理回路(101)で十分であり、コストを低減できる。3DSメモリ(100)の製造は、メモリ回路(103)を50μm以下の厚さに薄肉化する工程と、該メモリ回路を、ウェーハ基板形態のまま回路積層体に接合する工程とを有する。微粒子の高密度層間垂直バス相互接続部(105)が使用されている。3DSメモリ(100)製造方法は、幾つかの性能および物理的サイズ効率を可能にしかつ確立された半導体加工技術により実施される。
(もっと読む)
三次元的スタックド不揮発性メモリユニット
メモリユニット(200)であって、メモリユニットの第1の層において第1のトランジスタ領域に広がる第1のトランジスタ(210)と、メモリユニットの第2の層において第2のトランジスタ領域に広がる第2のトランジスタ(220)と、メモリユニットの第3の層において第1のメモリ領域に広がる第1の抵抗センスメモリ(RSM)セル(230)と、メモリユニットの第3の層において、第2のメモリ領域に広がる第2のRSMセル(250)とを含む。第1のトランジスタは第1のRSMセルに電気的に結合され、第2のトランジスタは第2のRSMセルに電気的に結合される。第2の層は第1の層と第3の層との間にある。第1のトランジスタおよび第2のトランジスタは、トランジスタ重畳領域を有する。第1のメモリ領域および第2のメモリ領域は、第1のトランジスタ領域および第2のトランジスタ領域を越えて延在しない。
(もっと読む)
磁気メモリ素子及びその情報の書き込み及び読み取り方法
【課題】磁気メモリ素子及びその情報の書き込み及び読み取り方法を提供する。
【解決手段】反強磁性層上に形成された固定層、情報保存層及び自由層を備え、情報保存層は、SAF構造で形成される磁気メモリ素子である。
(もっと読む)
1 - 3 / 3
[ Back to top ]