【課題】熱安定性の情報書き込み方向に対する非対称性をすくなくし特性バランスに優れた記憶素子を実現する。
【解決手段】記憶素子は、膜面に垂直な磁化を有し、情報に対応して磁化の向きが変化される記憶層と、上記記憶層に記憶された情報の基準となる膜面に垂直な磁化を有する磁化固定層と、上記記憶層と上記磁化固定層の間に設けられる非磁性体による中間層とを有する層構造を備える。そして上記層構造の積層方向に電流を流すことで記憶層の磁化の向きが変化して、記憶層に対して情報の記録が行われる。この場合に、磁化固定層を少なくとも２層の強磁性層とＣｒを含む非磁性層とを有する積層フェリピン構造とする。 （もっと読む）

【課題】熱安定性を確保して特性バランスに優れた記憶素子を実現する。
【解決手段】記憶素子は、膜面に垂直な磁化を有し、情報に対応して磁化の向きが変化される記憶層と、上記記憶層に記憶された情報の基準となる膜面に垂直な磁化を有する磁化固定層と、上記記憶層と上記磁化固定層の間に設けられる非磁性体による中間層とを有する層構造を備える。その上で、上記層構造の積層方向に電流を流すことで記憶層の磁化の向きが変化して、記憶層に対して情報の記録が行われる。記憶層は、少なくともＣｏ−Ｆｅ−Ｂ磁性層を有する。また記憶層に接する中間層と、該中間層とは反対側で記憶層が接する他方の層は、少なくとも記憶層と接する界面が酸化物層とされており、さらに上記他方の層は、酸化物層が、Ｌｉを含むＬｉ系酸化物層とされている。 （もっと読む）

【課題】熱安定性を確保して特性バランスに優れた記憶素子を実現する。
【解決手段】記憶素子は、膜面に垂直な磁化を有し、情報に対応して磁化の向きが変化される記憶層と、上記記憶層に記憶された情報の基準となる膜面に垂直な磁化を有する磁化固定層と、上記記憶層と上記磁化固定層の間に設けられる非磁性体による中間層とを有する層構造を備える。
そして、上記記憶層は非磁性体と酸化物が積層された積層構造層を含み、上記層構造の積層方向に電流を流すことにより、上記記憶層の磁化の向きが変化して、上記記憶層に対して情報の記録が行われる。 （もっと読む）

【課題】書き込みエラーを生じることなく、短い時間で書き込み動作を行うことができる記憶素子及び記憶装置を提供する。
【解決手段】情報に対応して磁化の向きが変化される記憶層と、磁化の向きが固定された磁化固定層と、上記記憶層と上記磁化固定層との間に配された非磁性体による中間層とを含む層構造を有する記憶素子を構成する。そして上記磁化固定層が、少なくとも２つの強磁性層が結合層を介して積層され、上記２つの強磁性層が上記結合層を介して磁気的に結合し、上記２つの強磁性層の磁化の向きが膜面に垂直な方向から傾斜している。このような構成により、上記記憶層及び上記磁化固定層のそれぞれの磁化の向きがほぼ平行又は反平行とされてしまうことによる磁化反転時間の発散を効果的に抑えることができ、書き込みエラーを低減し、より短い時間で書き込みができる。 （もっと読む）

【課題】熱安定性の情報書き込み方向に対する非対称性をすくなくし特性バランスに優れた記憶素子を実現する。
【解決手段】記憶素子は、膜面に垂直な磁化を有し、情報に対応して磁化の向きが変化される記憶層と、上記記憶層に記憶された情報の基準となる膜面に垂直な磁化を有する磁化固定層と、上記記憶層と上記磁化固定層の間に設けられる非磁性体による中間層とを有する層構造を備える。そして上記層構造の積層方向に電流を流すことで記憶層の磁化の向きが変化して、記憶層に対して情報の記録が行われる。この場合に、磁化固定層を少なくとも２層の強磁性層と非磁性層とを有する積層フェリピン構造とし、かつ、いずれかの上記強磁性層に接して反強磁性酸化物層が形成されているようにする。 （もっと読む）

【課題】環境温度によらず、熱安定性を確保して特性バランスに優れた記憶素子を実現する。
【解決手段】記憶素子は、膜面に垂直な磁化を有し、情報に対応して磁化の向きが変化される記憶層と、上記記憶層に記憶された情報の基準となる膜面に垂直な磁化を有する磁化固定層と、上記記憶層と上記磁化固定層の間に設けられる非磁性体による中間層とを有する層構造を備える。そして上記層構造の積層方向に電流を流すことで記憶層の磁化の向きが変化して、記憶層に対して情報の記録が行われる。この場合に、記憶層は正の磁歪定数を持つ磁性層を有するようにし、上記層構造に加えてさらに、負熱膨張材料層が設けられるようにする。 （もっと読む）

【課題】熱安定性を確保して特性バランスに優れた記憶素子を実現する。
【解決手段】記憶素子は、膜面に垂直な磁化を有し、情報に対応して磁化の向きが変化される記憶層と、上記記憶層に記憶された情報の基準となる膜面に垂直な磁化を有する磁化固定層と、上記記憶層と上記磁化固定層の間に設けられる非磁性体による中間層とを有する層構造を備える。その上で、上記層構造の積層方向に電流を流すことで記憶層の磁化の向きが変化して、記憶層に対して情報の記録が行われる。そして記憶層は、Ｃｏ−Ｆｅ−Ｂ磁性層と、少なくとも１つの非磁性層を有し、酸化物層、Ｃｏ−Ｆｅ−Ｂ磁性層、非磁性層が順に積層された積層構造が形成されているようにする。 （もっと読む）

【課題】書き込みエラーを生じることなく、短い時間で書き込み動作を行うことができる記憶素子及び記憶装置を提供する。
【解決手段】情報に対応して磁化の向きが変化される記憶層１４と、磁化の向きが固定された磁化固定層１２と、上記記憶層１４と上記磁化固定層１２との間に配された非磁性体による中間層１３と、垂直磁気異方性誘起層１５とを含む層構造を有する記憶素子３を構成する。そして、上記記憶層１４が、第１の強磁性層１４ａと第１の結合層１４ｂと第２の強磁性層１４ｃと第２の結合層１４ｄと第３の強磁性層１４ｅとが同順に積層されて、上記第１の強磁性層１４ａが上記中間層１３に接し、上記第３の強磁性層１４ｅが上記垂直磁気異方性誘起層１５に接し、上記結合層１４ｂ，１４ｄを介して隣接する上記強磁性層１４ａ，１４ｃ，１４ｅの磁化の向きが膜面に垂直な方向から傾斜している。 （もっと読む）

【課題】製造プロセスが容易であり、かつ、電流駆動能力の高い半導体基板およびその製造方法を提供することである。
【解決手段】本実施形態による半導体装置は、半導体基板を備える。第１導電型のＦｉｎ型半導体層は、半導体基板上に形成されている。第１導電型のソース層および第１導電型のドレイン層は、Ｆｉｎ型半導体層の長手方向の両端に設けられている。ゲート絶縁膜は、Ｆｉｎ型半導体層の両側面に設けられている。ゲート電極は、Ｆｉｎ型半導体層の両側面にゲート絶縁膜を介して設けられている。第２導電型のパンチスルーストッパ層は、ゲート電極およびＦｉｎ型半導体層の下に設けられている。パンチスルーストッパ層の不純物濃度は、ソース層およびドレイン層の下にある半導体基板の不純物濃度よりも高い。 （もっと読む）

【課題】埋め込みゲートを有する半導体素子に関し、ビットラインコンタクトと活性領域の接触面積を増加させビットラインコンタクトの高抵抗性フェイルを防止する。
【解決手段】ビットラインコンタクト１３６が活性領域１２０の上部面だけではなく側面とも接触されることにより、ビットラインコンタクトと活性領域の接触面積を増加させビットラインコンタクトの高抵抗性フェイルを防止する。 （もっと読む）

【課題】書き込み電流を低減する。
【解決手段】磁気記憶素子１０は、膜面に垂直方向の磁気異方性を有し、かつ磁化方向が可変である記憶層１２と、記憶層１２上に設けられた非磁性層１３と、非磁性層１３上に設けられ、かつ膜面に垂直方向の磁気異方性を有し、かつ磁化方向が不変である参照層１４とを含む。記憶層１２の面積は、参照層１４の面積より大きく、記憶層１２の端部の磁化は、記憶層１２の中央部の磁化より小さい。 （もっと読む）

【課題】記憶層に印加される漏れ磁界を低減する。
【解決手段】磁気記憶素子１０は、膜面に垂直方向の磁気異方性を有し、かつ磁化方向が可変である記憶層１１と、記憶層１１上に設けられた非磁性層１２と、非磁性層１２上に設けられ、かつ膜面に垂直方向の磁気異方性を有し、かつ磁化方向が不変である参照層１３と、参照層１３上に設けられた非磁性層１４と、非磁性層１４上に設けられ、かつ参照層１３からの漏れ磁界を低減する調整層１５とを含む。調整層１５は、界面層１６と、膜面に垂直方向の磁気異方性を有する磁性層１７とが積層されて構成され、界面層１６の飽和磁化は、磁性層１７の飽和磁化より大きい。 （もっと読む）

【課題】半導体集積回路の内蔵メモリとしてのＭＲＡＭへの不正アクセスに対する保護を改善すること。
【解決手段】半導体集積回路(１０)は、プロセッサ(１)と不揮発性メモリ(３)とを具備する。不揮発性メモリ(３)は、複数の磁気ランダムアクセスメモリセルと、複数の磁気リードオンリーメモリセルとを含む。複数の磁気ランダムアクセスメモリセルはプロセッサ(１)による通常書き込みによって書き換えが可能とされ、複数の磁気リードオンリーメモリセルはプロセッサ(１)による通常書き込みによって書き換えが不可能とされる。不揮発性メモリ(３)と接続された感知回路(２)は、不揮発性メモリ(３)の不正アクセスによる複数の磁気リードオンリーメモリセルの状態遷移を感知する。状態遷移に応答して、感知回路(２)は不正アクセスの検出結果をプロセッサ(１)に通知する。 （もっと読む）

【課題】磁気メモリの動作不良を抑制する。
【解決手段】本実施形態の磁気メモリは、第１領域内の第１の磁気抵抗効果素子１Ａと、第２の領域の磁気抵抗効果素子１Ｘとを含む。第１の磁気抵抗効果素子１Ａは、磁化の向きが可変な第１の記憶層１０と、磁化の向きが不変な第１の参照層１２と、非磁性層１１と、第１のシフト調整層１３と、を含む。第２の磁気抵抗効果素子１Ｘは、磁化の向きが可変な第２の記憶層１０と、磁化の向きが不変な第２の参照層１２と、第２の非磁性層１１と、第２のシフト調整層１３Ｘと、を含む。第２のシフト調整層１３Ｘの膜厚ｔ２は、第１のシフト調整層１３の膜厚ｔ１以下である。 （もっと読む）

【課題】磁気抵抗効果素子の特性劣化を抑制する。
【解決手段】本実施形態の磁気抵抗効果素子は、膜面に対して垂直方向に磁気異方性と不変な磁化方向とを有する第１の磁性体３０と、膜面に対して垂直方向に磁気異方性と可変な磁化方向とを有する第２の磁性体１０と、磁性層１０，３０の間の非磁性体２０とを、含む。第１及び第２の磁性体のうち少なくとも一方は、ボロン（Ｂ）及び希土類金属及び遷移金属を含む磁性層３０１を備え、磁性層３０１において、希土類金属の含有量は、２０ａｔ．％以上であり、遷移金属の含有量は、３０ａｔ．％以上であり、ボロンの含有量が、１ａｔ．％以上、５０ａｔ．％以下である。 （もっと読む）

【課題】ＭＴＪ素子内における層間の短絡を抑制し、かつ、ＭＴＪ素子を構成する磁性層の劣化を抑制した半導体記憶装置およびその製造方法を提供する。
【解決手段】本実施形態による半導体記憶装置は半導体基板を備える。磁気トンネル接合素子は、２つの磁性層と該２つの磁性層間に設けられたトンネル絶縁膜とを含み、半導体基板の上方に設けられている。側壁膜は、磁気トンネル接合素子の側面の上部に設けられている。フェンス層は、導電性材料を含み、側壁膜の側面および磁気トンネル接合素子の側面の下部に設けられている。保護膜は、絶縁体からなりフェンス層の側面に設けられている。フェンス層の上面および保護膜の上面は、側壁膜の上面よりも低く、かつ、トンネル絶縁膜よりも高い位置にある。 （もっと読む）

【課題】磁気記憶素子を構成する層を、周辺回路部内で有効に活用する。
【解決手段】実施形態によれば、半導体磁気記憶装置は、セルトランジスタを含むセル部と、周辺トランジスタを含む周辺回路部とが形成された半導体基板を備える。さらに、前記装置は、前記セル部内に配置され、下部電極と、前記下部電極上に形成された電極間層と、前記電極間層上に形成された上部電極とを含む磁気記憶素子を備える。さらに、前記装置は、前記周辺回路部内に配置され、前記下部電極を形成している第１の層と、前記電極間層を形成している第２の層と、前記上部電極を形成している第３の層とを含む構造体を備える。さらに、前記装置は、前記第１の層に電気的に接続された第１及び第２のプラグを備える。さらに、前記第１の層は、前記第１のプラグと前記第２のプラグを電気的に接続する配線として機能する。 （もっと読む）

【課題】記憶素子の加工が容易であり、かつ、記憶素子が安定した特性を有するメモリを提供する。
【解決手段】本実施形態によるメモリは、半導体基板を備える。複数のアクティブエリア列は、半導体基板上に設けられ第１の方向に配列された複数のアクティブエリアをそれぞれが含む複数のアクティブエリア列であり、第１の方向に対して直交する第２の方向に隣接するアクティブエリアは互いに半ピッチずつずれて配置されている。複数のセルトランジスタは、アクティブエリアのそれぞれに対応して設けられている。複数の記憶素子は、複数のセルトランジスタの一端に電気的に接続されている。上部電極は、複数のアクティブエリア列のうち第２の方向に隣接する第１および第２のアクティブエリア列に対応する複数の記憶素子に交互に接続されている。ビット線は、第１および第２のアクティブエリア列に含まれる複数のセルトランジスタの他端に電気的に接続されている。 （もっと読む）