【課題】ストレージデバイスにおいて、記憶媒体の記憶容量の低下を抑制しつつ、誤り訂正能力を向上させる。
【解決手段】実施形態に係るストレージデバイス２は、第１の符号器１０と、記憶媒体８と、第２の符号器１２と、無線通信部９とを含む。第１の符号器１０は、書き込みデータの少なくとも一部に対応する第１の情報部と、第１の情報部の訂正に用いられる第１の冗長部とを含む第１の符号語を生成する。記憶媒体８は、第１の符号語を記憶する。第２の符号器１２は、第１の符号語又は第１の情報部に対応する第２の情報部の訂正に用いられる第２の冗長部を生成する。無線通信部９は、第２の冗長部を、外部の記憶装置３へ無線通信する。 （もっと読む）

【課題】復号効率がよい半導体メモリ装置１を提供する
【解決手段】半導体メモリ装置１は、半導体メモリ部３と、ＬＤＰＣ符号化データをサムプロダクトアルゴリズムを用い復号する復号部１８と、を具備し、復号部１８が、検査行列の行毎に、行処理演算と列処理演算とからなるイタレーション処理を繰り返し実行することで事後尤度比を更新するときに、列処理演算において事後尤度比の絶対値が閾値以上の場合、列要素尤度比には事後尤度比をそのまま使用し、事後尤度更新処理において、列要素尤度比の絶対値が前記閾値以上の場合、事後尤度比には列要素尤度比をそのまま使用する。 （もっと読む）

【課題】データの冗長化を行わずにデータを書き換えながらデータエラーの検出を行うことである。
【解決手段】情報記憶装置の中の監視対象領域にあるデータの整合性を確認するための第一チェック値を算出する第一チェック値算出手段と、第一チェック値を算出している途中で監視対象領域にあるデータを書き換える場合にその書き換えによる第一チェック値の変化を表す情報を作成する変化情報作成手段と、第一チェック値の算出が完了したときに第一チェック値及び変化情報作成手段により得られる第一チェック値の変化を表す情報から第二チェック値を繰り返し算出する第二チェック値算出手段と、第二チェック値算出手段で得られた第二チェック値とそれ以前に得られた第二チェック値とを比較することによりデータエラーを判定するデータエラー判定手段とを備える。 （もっと読む）

【課題】誤り訂正チャネルを適用していながら、データ読み出しの並列度を向上できるようにする。
【解決手段】実施形態によれば、誤り訂正チャネル決定手段は、論理ブロックを構成する複数の論理ページがページ単位に複数のチャネルを介してメモリに書き込まれる際に、複数のチャネルのそれぞれに誤り訂正チャネルが割り当てられる論理ページの数が均等になるように、ページ単位に誤り訂正チャネルが割り当てられるチャネルを決定する。コマンドリスト生成手段は、誤り訂正チャネルが割り当てられるチャネルの決定に基づいて、複数のチャネルのうちの誤り訂正チャネルを除くチャネル群を介して、対応する論理ページを並列に書き込むためのライトコマンド群のリストを生成する。コマンドリスト投入手段は、ライトコマンド群のリストをメモリインタフェースに投入する。 （もっと読む）

【課題】少ない処理段数でＣＲＣ演算を行うことができるＣＲＣ演算回路を提供することを課題とする。
【解決手段】ＣＲＣ演算回路は、第３のデータのうちの最上位ビットのデータと、第４のデータとの排他的論理和を演算する第１の排他的論理和回路（１４０３）と、第３のデータのうちの最上位ビットのデータと、第１のデータとの論理積を演算する複数の第１の論理積回路（１４０１）と、複数の第１の論理積回路の出力データと、第３のデータのうちの最上位ビット以外のデータとの排他的論理和を演算する複数の第２の排他的論理和回路（１４０２）と、第１の排他的論理和回路の出力データと、第２のデータとの論理積を演算する複数の第２の論理積回路（１４０４）と、複数の第２の排他的論理和回路のうちの一部の出力データと、複数の第２の論理積回路のうちの一部の出力データとの論理和を演算する複数の論理和回路（１４０５）とを有する。 （もっと読む）

【課題】半導体メモリに記憶したデータにソフトエラーが発生した場合に、ソフトエラーを修正して正しいデータを得ることを目的とする。
【解決手段】補正データ格納用メモリ９には、少なくとも格納時点においては同一のデータであった補正データであって、複数のビットからなる補正データが、３つ以上の奇数個の領域に格納されている。多数決処理部１２は、補正データ格納用メモリ９の各領域に格納された補正データの間で各ビットの値について多数決をとり、多数決データを生成するとともに、各領域に格納された補正データの間で値が異なるビットを示す差異データを生成する。妥当データ復元処理部１５は、多数決データが妥当条件を満たす妥当データになるように、差異データが示すビットの値を変更して妥当データを生成する。 （もっと読む）

【課題】誤動作が生じない電源電圧または周波数の正確な値を情報処理装置に設定することを容易にする。
【解決手段】第１パリティ生成部４２０は、演算器３１０により処理された処理データのエラーを検出するための第１のエラー検出符号を生成する。第２パリティ生成部は、第１のエラー検出符号から処理データのエラーを検出するための第２のエラー検出符号を生成する。第１パリティ検査部４６０は、保持された第１のエラー検出符号を使用して保持された処理データのエラーを第１のエラーとして検出する。第２パリティ検査部４７０は、保持された第２のエラー検出符号を使用して保持された処理データのエラーを第２のエラーとして検出する。制御量出力部５００は、第１のエラーの発生率が第１の閾値以下であるときに、第２の閾値を第２のエラーの発生率の目標値として電源電圧または周波数を制御する制御量を出力する。 （もっと読む）

【課題】イニシエーターとターゲットとをＰＣＩバスにより接続したＰＣＩバス制御システムに関し、コマンドエラーを回避する。
【解決手段】
イニシエーター１とターゲット２−１，２−２との間をＰＣＩバスにより接続したＰＣＩバス制御システムであって、監視回路３と救済回路４とを設け、ＰＣＩバスによりイニシエーター１とターゲット２−１，２−２間を監視回路３と救済回路４とを介して接続すると共に、イニシエーター１と監視回路３と救済回路４との間を、コマンドＣＯＭＭとパリティＰＡＲとパリティエラーＰＥＲＲとを転送するローカルバスにより接続し、監視回路３によりコマンドのパリティチェックを行って送出し、救済回路４は、ＰＣＩバスとローカルバスとを介してそれぞれ転送されたコマンドについて、正常な側を選択して、ターゲット２−１，２−２にコマンドを転送する構成を備えている。 （もっと読む）

【課題】固定的に生じているエラーを含む場合は、訂正能力を超えて訂正を行う。
【解決手段】エラー訂正回路は、入力データに含まれるエラーの種別を判別する第１のエラー検出回路１と、エラー種別が１バイトエラーか、２バイトエラーである場合に、当該エラーが特定のバイトに固定的に発生している固定エラーであるか否かを判定する固定エラー検出回路２と、２バイトエラーに固定エラーが含まれる場合に、固定エラーが発生しているバイトの代わりとなる代替バイトを繰り返し発生するデータ発生回路４と、２バイトエラーに固定エラーが含まれる場合に、代替バイトで固定エラーが発生しているバイトを置き換えて、２バイトエラーが１バイトエラーとなるまで誤り検出を繰り返す第２のエラー検出回路３と、第２のエラー検出回路３で入力データが１バイトエラーとなったことを検出したら、当該入力データのエラー訂正を実行するエラー訂正回路５とを有する。 （もっと読む）

【課題】メモリ管理装置に設けられたバッファに読み込まれた変換テーブルを用いて、中央処理演算装置が物理メモリへ正常にアクセスできるか否かを他のプログラムを実行したままで検査する。
【解決手段】情報処理装置１０は、物理メモリのアドレスである物理アドレスと仮想メモリのアドレスである仮想アドレスとを変換するための変換テーブルに基づいて、前記仮想アドレスと前記物理アドレスとを変換するＭＭＵ２０を備えている。そして、ＲＡＭ１４には、ページテーブルを示すページテーブル情報、及びページテーブル情報に付加され、ＭＭＵ２０による仮想アドレスと物理アドレスとの変換の異常の有無を検出するための異常検出情報が記憶されている。そして、ＣＰＵ１２は、異常検出情報に基づいて、ＭＭＵ２０による仮想アドレスと物理アドレスとの変換の異常の有無を検出する。 （もっと読む）

【課題】受信側で伝送誤り検出と、冗長系毎の演算データの誤りと故障診断とを可能とした冗長化制御システムの演算データの伝送方法を提供することを目的とする。
【解決手段】第１の演算データを生成し、返信時の誤り検出用の第１の生成アルゴリズムを使用して第１の生成データを生成するステップと、第２の演算データを生成し、誤り検出用の第２の生成アルゴリズムを使用して第２の生成データを生成するステップと、相互に第１／第２の演算データとを比較照合するステップと、一致した演算データと、第１／第２の生成データとを含む伝送データを送信するステップと、受信装置では、演算データと予め設定された第１／第２の生成アルゴリズムとから第３／第４の生成データとを生成するステップと、第１／第３の生成データとを、また、第１／第３の生成データとを比較照合して、受信した演算データの誤りを検出するステップとを備えた演算データの伝送方法。 （もっと読む）

【課題】高い強固であり、且つ高い信頼性を有するデータ処理システムを提供する。
【解決手段】データ処理システムは、周辺装置用バスインタフェースと動作可能に接続された第１マスタと、周辺装置用バスインタフェースに動作可能に接続された複数の周辺装置とを含む。第１マスタは、前記周辺装置用バスインタフェースを介して複数の周辺装置の各々と通信する。該データ処理システムにおける方法は、第１マスタによって設定情報を複数の周辺装置のうちの第１周辺装置に書き込みを開始することを含む。書き込み開始に応答して、第１周辺装置に格納するために周辺装置用バスインタフェースを介して設定情報が供給される。設定情報の第１エラーシンドロームは、周辺装置用バスインタフェースによって生成される。供給された設定情報は第１周辺装置に格納され、第１エラーシンドロームは周辺装置用バスインタフェースの記憶回路に格納される。第１エラーシンドロームは、次のエラー検出中に、設定情報の完全性をチェックするように使用され得る。 （もっと読む）

【課題】高速に符号化処理を実行可能なプロセッサを提供する。
【解決手段】プロセッサは、演算論理ユニットと、ＸＯＲ回路及びＡＮＤ回路を含む符号化ユニットと、第１命令のデコード結果に応じて演算論理ユニットを制御して演算処理を実行させると共に、第１命令とは別の第２命令のデコード結果に応じて符号化ユニットを制御して再帰的畳み込み符号化処理を実行させる命令デコード部と、演算論理ユニットにより実行する演算処理のオペランドを格納するとともに、符号化ユニットにより実行する符号化処理に用いるデータ及びパラメータを格納するレジスタとを含む。 （もっと読む）

【課題】データの処理時間を短縮するデータ処理回路及びデータ処理方法を提供する。
【解決手段】制御用ビットを含むデータを受信する受信回路２１１と、受信回路２１１から出力されたデータを保持する保持回路２１５と、受信回路２１１から出力されたデータのエラーを検出するエラー検出回路２１２と、エラー検出回路２１２により検出された制御用ビットのエラーである第１エラーを訂正する第１訂正回路と、エラー検出回路２１２で第１エラーが検出されないときは、保持回路２１５を経由したデータを出力し、エラー検出回路２１２で第１エラーが検出されたときは第１エラーが訂正されたデータを出力する出力選択回路と、を有する。 （もっと読む）

【課題】通常の情報伝送動作中にバスの故障診断を実行できるようにする。
【解決手段】送信側デバイス１０と受信側デバイス２０とは、送信データとこの送信データに基づくエラー訂正符号とがパラレル送信されるパラレルバス３０を通じて接続されている。送信側デバイス１０は、パラレルバス３０に送信する信号を反転する信号反転部１１を有する。受信側デバイス２０は、パラレルバス３０からの受信信号を反転する信号反転部２１と、信号反転部２１から出力された信号を基にエラー検出処理とエラー訂正処理とを実行するエラー検出部２２とを有する。信号反転部１１によってすべてのバスに送信する信号が反転され、信号反転部２１によってすべてのバスから受信した信号が反転されることで、エラー検出部２２においてパラレルバス３０の故障診断が行われる。 （もっと読む）

【課題】演算処理装置において、読み出されたデータのエラーを検出してからエラーを訂正して通常の動作状態に復帰するまでの時間を短縮すること。ハードウェアの量を減らすこと。
【解決手段】チェック部４３が記憶部３３の出力データのエラーを検出すると、演算制御部３１はエラー検出信号ＥＵ＿ＰＤを出力する。演算制御部３１は、記憶部３３にエラーが発生したことを示すエラー識別信号ＧＰＲ＿ＤＡＴＡ＿ＥＲＲＯＲを出力する。命令制御部３６は、エラー検出信号およびエラー識別信号に基づいてキャンセル信号ＣＡＮＣＥＬおよび訂正開始信号ＣＯＲＲＥＣＴ＿ＳＴＡＲＴを出力する。演算処理装置１２は、キャンセル信号によって演算部３２の動作を停止し、エラーの報告処理を開始する。演算処理装置１２は、訂正開始信号によってエラー訂正部３４でのエラーの訂正処理を開始する。エラーの訂正処理はエラーの報告処理と並行して行われる。 （もっと読む）

【課題】複数のデータ処理回路を備える半導体集積回路の不具合箇所を特定することができる判定装置を提供すること。
【解決手段】本発明の一態様に係る判定装置は、第１ＯＳＤプレーン２３Ａ及び第２ＯＳＤプレーン２３Ｂ、ビデオプレーン２３Ｃを備えるＬＳＩ２０Ａの良否判定を行うものである。入力されるテストパターンに応じて複数の画像処理回路が形成する１フレームの画像において、第１ＯＳＤプレーン２３Ａからの出力に対応する領域Ａと、第２ＯＳＤプレーン２３Ｂからの出力に対応する領域ＢとをＣＲＣ演算する領域として設定する。ＣＲＣ演算回路１５は、領域Ａ、領域ＢのＣＲＣ演算を行ってそれぞれの演算結果を算出し、それぞれの領域に対応する期待値と演算結果とをそれぞれ比較して、複数のデータ処理回路の良否判定を行うＣＰＵ２２に出力する。 （もっと読む）

【課題】 簡易な構成でエラー検出・訂正符号付きデータを生成することが課題である。
【解決手段】 各バイトがｎビットを有するｍバイトの情報部分とｍバイトの情報部分に設けられるｍビットのエラー検出用ビットの冗長部分とを含むエラー検出用ビット付きデータのｍバイトの情報部分の排他的論理和演算を行い、エラー検出・訂正符号付きデータの冗長部分のうち、ｌｏｇ_２（ｎ＋１）ビットの一の部分を生成し、生成した一の部分とエラー検出用ビットとを入力してｍビットの他の部分を生成する。 （もっと読む）

【課題】パリティエラー信号を強制的に発生させることができるパリティチェック回路を提供する。
【解決手段】レジスタ１３１ａに入力されるデータのパリティビットを算出する第１パリティ算出回路１３３ａと、レジスタ１３１ａから出力されるデータのパリティビットを算出する第２パリティ算出回路１３６ａと、第１パリティ算出回路１３３ａが算出したパリティビットと第２パリティ算出回路１３６ａが算出したパリティビットとを比較し、双方のパリティビットが互いに異なる場合、パリティエラー信号を出力するＥＸＯＲ回路１３７ａと、を備えるパリティチェック回路１３２ａにおいて、自パリティチェック回路外部から入力されるパリティエラー信号発生指令に基づいて第１パリティ算出回路１３３ａが算出したパリティビットを反転するＥＸＯＲ回路１３４ａをさらに備える。 （もっと読む）