【課題】 アドレス変換機構を持ったＩＯデバイスを含む仮想計算機システムにおいて、ＩＯデバイスのハードウェア上の制限を回避し、柔軟なゲストメモリ割り当てを可能とする。
【解決手段】 ＩＯデバイス内のアドレス変換機構とチップセット内のアドレス変換機構を併用し、ゲスト物理アドレスからホスト物理アドレスへの変換を行う際には、仮想的なアドレスである仮アドレスを経由する。仮アドレスでゲストメモリ領域の分散を抑え、ＩＯデバイス内のアドレス変換テーブルエントリを節約することで、フラグメント化によるゲストメモリ割り当て失敗を抑える。また、仮アドレスからホスト物理アドレスへの変換にチップセット内のアドレス変換機構を用いることで、仮想計算機に割り当てるメモリサイズを細かく指定できるようになる。 （もっと読む）

【課題】
計算機の仮想化において、性能低下の少ないTLB仮想化方式を実現しようとすると、メモリ空間識別子（以下、RID）の仮想化が必要となるが、RIDの一部をゲストIDを現す領域にするとLPARの数に制限があり、運用上問題となる。
【解決手段】
ハイパーバイザ１３は、動的に項目を登録・管理するゲストRID-物理RIDマッピングテーブル１３７を用意し、このゲストRID-物理RIDマッピングテーブル１３７を用いてRID変換を行う。このマッピングテーブル１３７を用いることにより、変換されるRIDに各ゲストに対応するLPAR１１をあらわす特定の情報領域を設ける必要がないため、LPAR１１の数に関する制限がなくなり、運用上の問題を無くすことができる。 （もっと読む）

【課題】 特定の条件のときに記憶装置が発生する音を軽減し、音の発生を軽減した状態でも情報を記憶することができる記憶装置を提供する。
【解決手段】 データ制御部１３は、記録要求データ２０を受信したとき、許可条件が成立しているか否かを判断部１５に問い合わせる。判断部１５が、許可条件が成立していると判断すると、記録要求データ２０を第１の記憶部１１に記憶し、判断部１５が、許可条件が成立していないと判断すると、記録要求データ２０を第２の記憶部１２に記憶する。第２の記憶部１２に記憶された記録要求データ２０は、許可条件が成立すると、データ制御部１３によって第２の記憶部１２から読み出され、第１の記憶部１１に記憶される。 （もっと読む）

本グラフィックスプロセッサは、画素パケットを処理するためのスカラ算術演算を行うことのできるプログラマブル算術論理演算装置（ＡＬＵ）段を有する。画素パケット内のオペランドは、ダイナミックレンジを改善するためにＳ１．８形式でフォーマット設定されてもよく、異なるデータ形式でフォーマット設定されてもよい。グラフィックスプロセッサは、構成可能なグラフィックスパイプラインとして実施されてもよい。一実装形態では、パイプラインを通る画素パケットのプロセスフローが、ホストからのコマンドに応答して再構成され得るようにするために、分配器がグラフィックスパイプラインの要素を結合する。各画素は、偶数画素または奇数画素に割り当てられ、次いで、奇数と偶数の画素の画素パケットがＡＬＵ待ち時間を引き受けるようにインターリーブされてもよい。 （もっと読む）

漏れ電流は、メモリ・アレイ（２８）とインターフェースするプロセッサ（１８）を有する処理システム（１２）の低電力モードの間に当該メモリ・アレイの中で排除される。２つの電力プレーンが生成されるので、プロセッサ（１８）は、アレイがパワーダウンされるときメモリ・アレイ（２８）をバイパスしながら、システム・メモリ（８０）を用いて命令を実行し続け得る。スイッチ（５６）が、命令の実行から、又はプロセッサ以外のどこかのシステムで発生するソースから結果として生じるプロセッサにより開始された制御に応答して電圧供給端子に対する電気接続を選択的に取り去る。メモリ（２８）への電力が回復すると直ぐに、データは、メモリ・アレイに対する２つの電力プレーン・サポート・アレイのうちのどちらが配置されるかに依存して使用不能として印をされることが必要であっても、又はなくてもよい。所定の判定基準を用いて、電力の回復のタイミングを制御し得る。多重アレイが、漏れ電流を独立に低減するため実行され得る。
（もっと読む）