【課題】動作速度を低下させることなくシステムの信頼性を向上させることが可能なメモリシステムおよびその動作方法を提供する。
【解決手段】不揮発性メモリシステム２は、ブロック（ページ）単位でデータのアクセスが行われるＮＡＮＤ型フラッシュメモリ２１（第１の不揮発性メモリ）と、ワード単位でデータのランダムアクセスが行われるＮＶＲＡＭ２２（第２の不揮発性メモリ）と、ＮＡＮＤ型フラッシュメモリ２１およびＮＶＲＡＭ２２の動作の制御を行うＮＶＭコントローラ２３（制御部）とを備えている。ＮＶＲＡＭ２２のデータに適用されるエラー訂正コードＥＣＣ２が、ＮＡＮＤ型フラッシュメモリ２１内に保持されている。ＮＶＲＡＭ２２に対するアクセス速度の低下が回避されつつ、このＮＶＲＡＭ２２におけるデータ保持特性が改善される。 （もっと読む）

【課題】タイル式メモリからデータを読み取るための方法、装置、システムおよび媒体を提供する。
【解決手段】一つのタイル式X方式キャッシュ読み取り要求について、そのタイル式X方式キャッシュ読み取り要求を分解することなくタイル式メモリから二つのキャッシュ・ラインを要求する段階３０５と、二つの要求されたキャッシュ・ラインに関連付けられたデータを返す段階３２５とを含む。また、二つのキャッシュ・ラインを並列に割り当てる段階３１０と、二つのキャッシュ・ラインの整合性を並列に維持する段階３１５と、二つのキャッシュ・ラインに関連付けられたデータをデータ・キャッシュから並列に読む段階３２０を含む。 （もっと読む）

【課題】メインメモリから同じデータを２度読み出さない形で画像処理を実行可能な、大容量のキャッシュメモリを内蔵させることなく低消費電力で実現できるプロセッサシステムを、提供する。
【解決手段】プロセッサシステム１０は、或るブロックのデータの掃き出し時にそのデータの書戻要求を発行するキャッシュメモリ１２と、キャッシュメモリ１２からの書戻要求に基づき、再度キャッシュメモリ１２内に読み込ませることが必要なデータをローカルメモリ１４上に用意し、キャッシュメモリ１２からのリード要求にローカルメモリ１４上のデータを利用して応答するインターコネクト１３とを備える。 （もっと読む）

【課題】従来の不揮発性メモリはリードキャッシュあるいはライトキャッシュとして使用した場合、その書き換え耐性が低いために、キャッシュとしての効果の持続性が短い、あるいは、そのリード速度あるいはライト速度が遅いために速度向上効果が低い、あるいはまたリード時あるいはライト時の消費電力が大きいために省電力効果が低い、等の問題があった。
【解決手段】リードキャッシュ及びライトキャッシュを、特性の異なる２種類の不揮発性メモリで構成する。例えば、ライトキャッシュに書き換え耐性の高い不揮発性メモリを、リードキャッシュに書き換え耐性の低い不揮発性メモリを割り当て、それらのキャッシュにおけるデータの管理テーブルを書き換え耐性の高い不揮発性メモリに記憶する。あるいはまた、ライトキャッシュにはライト速度が速くリード速度が遅い不揮発性メモリを、リードキャッシュにはリード速度が速く、ライト速度が遅い不揮発性メモリを採用する。 （もっと読む）

【課題】主記憶上の異なるアドレスに対するストア命令が中央処理装置から出力された場合にも記憶装置へのアクセスを抑える。
【解決手段】ストアバッファ回路１２が、複数のストア命令を記憶しておく。そして、ストアバッファ回路１２は、中央処理装置６０からストア命令が出力されると、当該ストア命令と主記憶装置７０上で同一のアドレスに対するストア命令を記憶しているか否かを判定し、記憶していると判定した場合は、この記憶しているストア命令をマージ回路１１に出力する。これにより、主記憶装置７０（記憶装置）へのアクセスを抑えることができる。 （もっと読む）

【課題】少ないバッファで非同期順序保証コピーを実現できるディスクアレイ装置間のリモートコピー処理システムを提供する。
【解決手段】更新データを格納する送信用データバッファ２６Ｄを設ける。ホスト１０からディスクアレイ装置２０に更新データ（Ｚ1）の書き込み要求があった場合、更新データ（Ｚ1）が前回に書き込み要求があってキャッシュ２２に書き込まれている更新データ（Ｚ0）と重複していない時は、その更新データ（Ｚ1）をキャッシュ２２に書き込む。これに対して、更新データ（Ｚ1）が前回の更新データ（Ｚ0）と重複している時は、キャッシュ２２に格納されていた前回の更新データ（Ｚ0）を送信用データバッファ２６Ｄにコピーした後に、その更新データ（Ｚ1）をキャッシュ２２に書き込む。このように同じ領域に書き込みがあった場合のみ送信用データバッファ２６Ｄにデータを書き込む。 （もっと読む）

【課題】よりキャッシュヒット率を向上させたキャッシュメモリを提供する。
【解決手段】キャッシュメモリ６は、４つのワード（Word0,Word1,Word2,Word3）を含むラインを有するデータ格納部１６と、各ラインを識別するタグを格納するタグ格納部１４を備える。タグ格納部は、ラインがリフィル中であるか否かを示すリフィルビット(R)と、ワード毎にワードにおけるデータがダーティであるか否かを示すダーティビット(D0,D1,D2,D3)と、ラインに格納されたデータの主記憶におけるアドレスを示すタグビット(Tag)を格納している。ヒット判定器２０は、リードアクセス対象のタグアドレス(AD[31:16]）とタグビット(Tag)に示されるアドレスとが一致し、リードアクセス対象に係るラインに対応するリフィルビット(R)がリフィル中を示し、かつ、当該ラインに含まれリードアクセス対象に係るワードに対応するダーティビットがダーティを示していれば、リードヒットと判定する。 （もっと読む）

【課題】 データ処理装置において、ストレージへのデータバッファリングに起因する後段処理の遅延を低減する。
【解決手段】 メインコントローラー２は、書込側スレッド３１ａから読出側スレッド３２ａへ、ＨＤＤ４におけるファイルの識別子を通知した後に、書込側スレッド３１ａで一連の複数のバンドデータのそれぞれについてのデータ書込要求を順番にキューイングし、ファイル書込スレッド３１ｂを用いて、キューイングされたデータ書込要求の順番で、ＨＤＤコントローラー１４に一連の複数のバンドデータを書き込ませ、読出側スレッド３２ａで、ファイルのファイル識別子を受領すると、一連の複数のバンドデータのそれぞれについてのデータ読出要求を順番にキューイングし、ファイル読出スレッド３２ｂを用いて、キューイングされたデータ読出要求の順番で、ＨＤＤコントローラー１４に一連の複数のバンドデータを読み出させる。 （もっと読む）

【課題】フラッシュメモリのリード回数を減らし、フラッシュメモリの寿命を延ばす。
【解決手段】第1のメモリデバイスと、前記第１のメモリデバイスの誤り発生率より誤り発生率が小さく、かつ前記第1のメモリデバイスのデータがコピーされる第２のメモリデバイスと、前記第1のメモリデバイスからコピーした第２のメモリデバイス上のデータが削除された回数を第1のメモリデバイス上のデータ毎にカウントする削除回数計数部を備えた構成を有し、前記第1のメモリデバイスからデータがコピーされた第２のメモリデバイス上のデータを削除する際に前記削除回数計数部で計数された削除回数が小さいデータを削除することができ、第1のメモリデバイスのリード回数を減らすことが可能となり、ビット化けが起こる可能性が低くなると共に、リフレッシュ動作による書き換え回数が減ることで第1のメモリデバイスの寿命を延ばす。 （もっと読む）

【課題】マスター権限を有しないコントローラ側にホスト装置からのライト要求があった場合にも、データの一貫性を維持しつつ、応答性能の向上を図るディスクアレイ装置、ディスクアレイシステム、及びキャッシュ制御方法を提案する。
【解決手段】ディスクアレイ装置は、マスターコントローラとスレーブコントローラとを備える構成である。スレーブコントローラは、ライトデータがバッファメモリに保存されたことを示す識別情報を前記ライト要求に付加すると、識別情報が付加されたライト要求及びライトデータをマスターコントローラに送信する。マスターコントローラは、ライトデータを保存した後、識別情報が付加されたライト要求をスレーブコントローラに送信する。スレーブコントローラは該ライト要求を受信すると、ライトデータを保存するバッファメモリの属性をバッファメモリからキャッシュメモリに変更する。 （もっと読む）

【課題】不揮発性半導体メモリの寿命を延ばすとともに、シーケンシャルデータのアクセス効率及び管理効率を向上させる。
【解決手段】本発明の一態様に係るメモリ管理装置１２，１４は、プロセッサ２から不揮発性半導体メモリ３に書き込まれるデータが通常データの場合に、発生済みのアドレスの示す位置と通常データの書き込み位置が重ならないように第１の書き込みアドレスを発生させ、シーケンシャルデータの場合に、シーケンシャルデータをシーケンシャルに格納するための書き込み位置を示す第２の書き込みアドレスを発生させる手段１６と、発生した書き込みの新しさを表わす順序情報を発生させる手段１７と、第１の書き込みアドレスが発生された場合に、第１の書き込みアドレスに対して、発生された順序情報を対応付けて通常データを書き込み、第２の書き込みアドレスが発生された場合に、第２の書き込みアドレスに対して、シーケンシャルデータをシーケンシャルに書き込む手段１８とを具備する。 （もっと読む）

【解決手段】
処理ユニットのローカルメモリに対する効率的な読み出しを可能にするためのシステム、装置及び方法がここに開示される。ある実施形態においては、処理ユニットは、インタフェース及びバッファを含む。インタフェースは、（i）他の処理ユニットのローカルメモリの領域におけるデータの一部分に対する要求を送ると共に（ii）要求に応答して領域からの全てのデータを受信するように構成される。バッファは、他の処理ユニットのローカルメモリの領域からのデータを記憶するように構成される。 （もっと読む）

【課題】トランザクショナル実行によるロックのない同期を利用して複数のプロセッサ間での共有メモリアクセスをハンドリングする。
【解決手段】ソフトウェアで境界設定されたトランザクションが投機的に実行される。実行中、共有メモリからロードされたアドレス及び共有メモリに書き込まれるアドレスに対する無効リモートアクセス／要求が、トランザクションバッファによって追跡される（６０５）。無効化アクセスに遭遇した場合、トランザクションは再実行される（６１０）。トランザクションを所定の回数だけ再実行した後（６１５）、トランザクションは、ロック／セマフォで非投機的に再実行することができる（６２０）。 （もっと読む）

【課題】配線コストを抑えつつ、演算処理部から主記憶部へのデータ書出しに要する時間を短縮する。
【解決手段】演算処理部２０によって書出されたデータを一時的に保持するデータメモリ１１と、演算処理部２０からデータメモリ１１への入力経路Ｌ５０とデータメモリ１１から主記憶部３０への出力経路Ｌ６０とを接続する接続部１２と、出力経路Ｌ６０に設けられ、データメモリ１１から出力されるデータまたは演算処理部２０から接続部１２経由で転送されるデータの何れか一方を選択して出力経路Ｌ６０へ転送する選択部１４と、データメモリ１１から主記憶部３０へデータを書出す場合には、選択部１４を制御して、データメモリ１１から出力されるデータを出力経路Ｌ６０へ転送させ、演算処理部２０から主記憶部３０へデータを書出す場合には、選択部１４を制御して、該データを接続部１２経由で出力経路Ｌ６０へ転送させる制御部１３とを備える。 （もっと読む）

【課題】高速なアクセスを可能とすること。
【解決手段】キャッシュ装置１２は、ＣＰＵ１１とキャッシュメモリ２１との間にライトバッファ２２ａ，２２ｂを有する。制御回路２６は、ＣＰＵ１１からのアクセス要求に基づいて、キャッシュミスが発生した場合には、ＣＰＵ１１の出力データをライトバッファ２２ａ，２２ｂに格納するとともに、アクセス要求に対応するデータを含むラインのデータをメインメモリからデータを読み出してキャッシュメモリ２１に書き込む。そして、制御回路２６は、ライトバッファ２２ａ，２２ｂに格納したデータをキャッシュメモリ２１に転送する。 （もっと読む）

【課題】半導体ディスクシステムにおけるバッファキャッシュのプログラミング方法および装置を提案する。
【解決手段】本発明の実施形態に係る半導体ディスクシステムのバッファキャッシュプログラミング装置は、ページを格納するバッファキャッシュ部と、複数のメモリチップを備えるメモリ部と、前記複数のメモリチップのうち少なくとも１つの目標メモリチップに格納する時に発生し得る待機時間を考慮して前記ページのうち少なくとも１つのページを犠牲ページとして選択する制御部とを備える。 （もっと読む）

【課題】カメラシステムにおいてアクセス先アドレスが頻繁に切り替わるデータの処理に関しては、データの先読み機能が有効に発揮されない。最小限のメモリ追加によるシステム構成で、アクセスアドレスを随時切り替える必要のある特定のアクセスパターンにおいても、高速なアクセスを実現し、高いアクセス効率を確保する。
【解決手段】メモリ制御部７が外部メモリ３０にアクセスする際のアドレスを取得するアドレス取得手段１０と、順次取得されるアドレスの差分情報を一時記憶するアドレスメモリ部１１と、差分情報を基に順次アクセスのアドレスが一定周期をもつかを認識する周期認識手段１２と、一定周期の連続回数が閾値を超えるか否かを判定する一定周期判定手段１４とを備える。メモリ制御部７は、一定周期の連続回数が閾値を超えると判定されたときに先読み機能をアクティブにし、次回アクセスが予想されるアドレスに従って外部メモリに対し先読みのアクセスを行って、その先読みデータをバッファ部９にバッファリングする。 （もっと読む）

【課題】データ処理のスループットが高いデータ処理装置を提供する。
【解決手段】処理対象のデータがキャッシュメモリＣＭに存在するかどうかを判定するキャッシュヒット・ミス判定部２０と、キャッシュヒットの場合にキャッシュメモリＣＭから処理対象のデータを読み出し、キャッシュミスの場合に、上位メモリコントローラ１２０から出力される処理対象のデータをキャッシュメモリＣＭへ書き出すとともに、データ要求元へ出力するキャッシュメモリ読出し書込み部４０との間に、キャッシュヒット／ミスの判定結果とブロック内読出位置情報とを先入れ先出しで格納するＦＩＦＯメモリ３０を介挿する。 （もっと読む）

【課題】 複数のアプリケーションを用いるシステムでも、アプリケーションの種類に応じた最適な割合にメモリ領域を再構成するメモリ・コントローラを提供する。
【解決手段】 マイクロプロセッサと主記憶装置の間で送受信される信号を一時的に記憶するキャッシュ・メモリを備えたメモリ・コントローラにおいて、
前記マイクロプロセッサと前記主記憶装置の間で送受信される各アクセス方式の信号がそれぞれどのような割合で存在するか解析するアクセス解析装置と、
このアクセス解析装置から出力された信号に基づいて、前記キャッシュ・メモリの領域の割合を再構成するメモリ再構成装置と
を備える。 （もっと読む）

【課題】複数の種類の記憶デバイスを備えても、キャッシュメモリから複数の種類の記憶デバイスへのライト処理が停滞しないストレージサブシステムを提供する。
【解決手段】ＨＤＤおよびＳＳＤに、キャッシュメモリからのライトデータの書込み性能に優劣があっても、書込み性能が低いＳＳＤに対するキャッシュメモリ１３Ａ，１３ＢをＨＤＤに対するキャッシュメモリ１２Ａ，１２Ｂから区別して設けた。 （もっと読む）