【課題】コストの増大をもたらすことなく、高速に省電力モードから復帰することができる情報処理装置を提供する。
【解決手段】省電力モードへの移行に際しては、揮発性メモリ３３にロードされたプログラムを省電力モードにおいても保持し続けるように揮発性メモリ３３が制御され、かつ、省電力モード中であることを示す論理値がサブマイコン２１の入出力ポートに設定される。起動時においては、プロセッサ３２は、入出力ポートに省電力モード中であることを示す論理値が設定されているか否かを判断し、設定されている場合には、省電力モードからの復帰と認識して、揮発性メモリ３３に保持されたプログラムを実行し、一方、設定されていない場合には、プロセッサ３２は、通常の起動と認識して、不揮発性メモリ３４に保持されたプログラムを揮発性メモリ３３にロードし、ロードされたプログラムを実行する。 （もっと読む）

【課題】副処理装置に異常が生じたとしても、適切に保護対象データを退避させることが出来る。
【解決手段】保護対象データを記憶している主処理装置と、当該主処理装置と通信が可能な複数の副処理装置と、を含む電子機器であって、主処理装置および複数の副処理装置それぞれが正常か異常かを判断する判断手段と、判断手段により、主処理装置および１以上の副処理装置が異常であり、１以上の副処理装置が正常であると判断された場合に、異常であると判断された１以上の副処理装置と主処理装置との通信を遮断する通信遮断手段と、正常であると判断された１以上の副処理装置のうち何れか１つを選択する選択手段と、通信遮断手段により通信が遮断されると、選択手段により選択された副処理装置に、主処理装置が記憶している保護対象データを記憶させる記憶制御手段と、を有する。 （もっと読む）

【課題】省電力モードでコントローラ側のメモリインターフェース部をオフにして省電力モードを実現できる電子装置及びマイクロコントローラ並びにそれらの制御方法を提供する。
【解決手段】電子装置において、ノーマルモードから省電力モードへの切替時セルフリフレッシュモードで動作するメインメモリと、省電力モードからノーマルモードへの切替時セルフリフレッシュモードを解除するための予設定信号を出力するメモリコントローラ部と、メモリコントローラ部から出力された予設定信号をメインメモリに伝送するメモリインターフェース部と、予設定信号が出力されたか否かを検出する信号検出部とを有し、メモリコントローラ部はノーマルモードから省電力モードへの切替時メモリインターフェース部をパワーオフさせ、省電力モードからノーマルモードへの切替時信号検出部によりプリセット信号の出力が検出されるとメモリインターフェース部をパワーオンさせる。 （もっと読む）

【課題】メインシステムとサブシステムとから構成されるマルチプロセッサ／マルチコアシステムにおいて、省電力モード時にオフされるメモリが共有メモリである場合にも、安全に省電力／通常モードに移行する。
【解決手段】第１のプロセッサと、第２のプロセッサと、前記第１のプロセッサと前記第２のプロセッサとがアクセスする第１のメモリと、前記第２のプロセッサがアクセスする第２のメモリとを有し、前記第２のプロセッサは、前記第１のプロセッサからの指示に従って前記第１のメモリから前記第２のメモリにアクセス先を切替えると共に、省電力状態に移行する。 （もっと読む）

【課題】入力したデータをＤＲＡＭバッファに書き込む際にデータの欠損を生じさせずに消費電力の低減を図る。
【解決手段】データ書込み部１０２によるＤＲＡＭバッファのチップＡへの入力データの書込みに並行して、書込み残量導出部１０３が、チップＡに入力データを書き込める残量である書込み残量を導出する。電源ＯＮ判定部１０４は、チップ（Ａ＋１）の電源をオフにするとともに、書込み残量が、チップ（Ａ＋１）の起動時間に基づく判定基準値１０５と一致した際に、チップ（Ａ＋１）の電源をオンにして、チップＡへの入力データの書き込みが完了した際にはチップ（Ａ＋１）への入力データの書き込みが可能となっているようにする。 （もっと読む）

【課題】主記憶メモリの起動時のエラーを回避しつつ、低消費電力化を実現する。
【解決手段】情報処理装置は、プロセッサと、不揮発性の記憶部と、受信部と、判定部と、送信部と、を備える。受信部は、記憶部にアクセス可能か否かの問い合わせをプロセッサから受信する。判定部は、問い合わせを受信したときに、記憶部に対する電力の供給が開始されてから記憶部が起動するまでの起動時間に基づいて、記憶部がアクセス可能か否かを判定する。送信部は、判定部による判定結果をプロセッサに送信する。 （もっと読む）

【課題】メモリを省電力状態にすることによる省電力効果を最大限に得る。
【解決手段】メモリを備えた計算機であって、メモリを、当該メモリに対するアクセスが可能な通常状態と、当該メモリにおける消費電力が通常状態よりも低減され、当該メモリに対するアクセスが不可能な省電力状態とのいずれかの状態にするメモリ電源制御部と、メモリに対するメモリアクセスエラーを検出する検出部とを有し、メモリ電源制御部は、メモリが省電力状態である場合に、当該メモリに対するメモリアクセスエラーが検出部にて検出されると、当該メモリを通常状態に変更する。 （もっと読む）

【課題】速やかに休止状態への移行及び休止状態からの復帰ができる回路を提供する。動作速度を低下させずに消費電力を低減させることができる回路を提供する。
【解決手段】揮発性の第１のフリップフロップと、不揮発性の記憶回路を備えた第２のフリップフロップと、を有し、電力が供給されている動作状態においては、第１のフリップフロップがデータを保持し、電力の供給が停止される休止状態においては、第２のフリップフロップがデータを保持し、動作状態から休止状態への移行時に第１のフリップフロップから第２のフリップフロップへデータを移動し、休止状態から動作状態への復帰時に第２のフリップフロップから第１のフリップフロップへデータを移動する回路を提供する。 （もっと読む）

【課題】サーバに搭載されているメモリの消費電力を制御し、消費電力を削減する。
【解決手段】一つ以上の業務サーバ、業務サーバを管理する管理サーバ、及び、業務サーバと管理サーバとを接続するネットワーク、を備える計算機システムで実行されるメモリの消費電力を制御する方法であって、業務サーバは、メモリの消費電力を制御できる単位である一つ以上のメモリチップと、メモリチップの消費電力を省電力状態と通常状態とに切り替える制御を実施する電力制御機構と、一つ以上の仮想サーバを稼動させる仮想化機構と、を備え、管理サーバが、メモリチップのうち通常状態のメモリチップを特定し、管理サーバが、特定された通常状態のメモリチップのうち、仮想サーバに対して未割り当てのメモリチップを特定し、管理サーバが、特定された未割り当てのメモリチップの消費電力を省電力状態に変更するように業務サーバに指示する。 （もっと読む）

【課題】不揮発性メモリを有するシステムに対し電力を動的に割り当てるシステム及び方法を提供する。
【解決手段】システムの電力バジェットマネージャーは、システムに得られる合計電力量が所定の電力レベル（例えば、低電力状態）より低いかどうか決定することができる。システムが低電力状態で動作する間に、電力バジェットマネージャーは、システムの種々のコンポーネント（例えば、プロセッサ及び不揮発性メモリ）間で電力を動的に割り当てることができる。 （もっと読む）

【課題】データの格納状態に応じた消費電力の抑制が可能なメモリの制御装置、及び制御方法を提供する。
【解決手段】メモリの制御装置であって、スタックポインタによってスタックの基点から空き領域へ向けて後入れ先出し処理されるスタック内のデータを格納する複数のメモリブロック１４Ａ〜１４Ｄと、メモリブロック１４Ａ〜１４Ｄにそれぞれ独立に電力を供給可能な電力供給部と、を有するメモリ装置の、各メモリブロック１４Ａ〜１４Ｄの境界のアドレス情報を保持するアドレス情報保持部と、各メモリブロック１４Ａ〜１４Ｄのうち、スタックポインタが示すアドレスが存在する特定のメモリブロック以外のメモリブロックに供給する電力を、特定のメモリブロックに供給する電力よりも抑制する電源制御部と、を備える。 （もっと読む）

【課題】内部メモリを有する電子回路において、待機状態での動作要求時の処理効率および省電力化の向上を図れる電子回路を提供する。
【解決手段】電子回路３１は、通常モードにおいて外部メモリ３４とアクセス可能な制御部４１と、外部メモリより消費電力の少ない内部メモリ４４と、ネットワークＩ／Ｆ６７と、省電力モードにおいて、ネットワークＩ／Ｆ６７から内部メモリ４４へのアクセスを可能とする第２アクセス経路Ｇ２，Ｆ２と、経路切替部６５とを含む。経路切替部６５は、通常モードから省電力モードへの切替時に、制御部４１の制御に応じて、外部メモリ３４への第１アクセス経路Ｇ１を第２アクセス経路Ｇ２，Ｆ２に切替えることによって、通常モードにおいて外部メモリ用のアドレスがマッピングされていたアドレス空間を、内部メモリ用のアドレス空間に切替る。 （もっと読む）

【課題】細粒度パワーゲーティングにおいて、オーバーヘッドの?ない小さな改良によって，非常に理想的なエネルギー削減効果を達成する。
【解決手段】アイドルサイクルカウンタ０６０５は、入力を検知した場合にはアイドルサイクルレジスタ０６０３をリセットし、入力を検知しない場合にはアイドルサイクルカウンタに加算する。比較器０６０６は、アイドルサイクルレジスタに保持されたアイドルサイクルとBECレジスタ０６０２に保持されたBECとを比較して、比較結果に応じて電源遮断処理又は電源非遮断処理のトリガーとなるフラグである予測フラグを予測フラグレジスタ０６０４に書き込む。電源遮断器０６０７は、電源０６１０と論理回路ブロックの間に接続され、アイドル期間が始まったときに、予測フラグレジスタに保持されている予測フラグに応じて電源供給を制御する。 （もっと読む）

【課題】プロセッサが動作停止状態に移行した場合、キャッシュデータの一貫性を保持しつつ、キャッシュメモリの消費電力を削減できる。
【解決手段】第１及び第２のプロセッサ１０１、１１１と、共有メモリ１２３と、第１及び第２のキャッシュメモリ１０２、１１２と、第１及び第２のキャッシュメモリが記憶しているデータの一貫性を管理する一貫性管理回路１２０と、一貫性管理回路から第１及び第２のキャッシュメモリに対して、データ更新を要求する要求信号を伝達するための要求信号線ＳＣＯＰと、第１及び第２のキャッシュメモリから一貫性管理回路に対して、データ更新が完了したことを通知する通知信号を伝達するための通知信号線ＳＣＣＯＲＥＲＥＡＤＹと、要求信号と通知信号とに応じて、第１及び第２のキャッシュメモリへのクロック信号及び電源の供給を制御するキャッシュ電力制御回路１０３、１１３と、を備えるマルチプロセッサシステム。 （もっと読む）

【課題】長期信頼性が要求される部分回路を備える半導体集積回路の長寿命化を図る。
【解決手段】半導体集積回路１は、同一又は同様の機能を有する複数の部分回路３と、部分回路３が電源供給を受けた総通電時間を部分回路３毎に記憶する記憶回路５と、部分回路３への電源供給を部分回路３毎に遮断可能な電源遮断回路４と、記憶回路５に記憶された各総通電時間を参照し、総通電時間が最も短い部分回路３を除く部分回路３への電源供給を遮断するように、電源遮断回路４を制御する電源供給制御回路６とを備える。 （もっと読む）

【課題】電源遮断によりファイルシステムが破損したとしても、正常な状態で装置を迅速に使用できるようにする。
【解決手段】電源の遮断に先立って終了処理が実行されたか否かを示す電源断フラグ信号１１１を、バッテリ１１３で電源がバックアップされたフリップフロップ１０３で保持し、電源が停電した後に当該電源が通電されたときに、電源断フラグ信号１１１が、電源の遮断に先立って終了処理が実行されていないことを示していれば、装置を起動すると共に外部記憶装置１１５に構築されたファイルシステムの修復処理を行う。 （もっと読む）

【課題】メモリデバイス内の終端抵抗をＯＮさせて、データバスと各メモリデバイスとの間における反射波を有効に防止し、それが不要であるときには積極的にＯＦＦしてできるだけ消費電力を抑えて、かつ信号振幅レベルを最大にする。
【解決手段】メモリコントローラと複数のメモリデバイスが１本のデータバス１を介して接続されている。各メモリデバイスはＯＮ／ＯＦＦ可能なアクティブな終端抵抗５を有し、メモリコントローラは各メモリデバイスのアクティブな終端抵抗５のＯＮ／ＯＦＦを制御する終端抵抗制御信号を出力するユニットを有し、各メモリデバイスはデータバス１ごとにデータ信号の変化点を検出する回路１３を有し、検出された変化点からの一定時間の区間に対してメモリコントローラからの終端抵抗制御信号のアクティブ制御を有効とし、一定時間以外の区間はアクティブ制御を無効に各メモリデバイス内で切り替える。 （もっと読む）

【課題】スタンバイ時の保持データ量の変化に対応すること。
【解決手段】半導体集積回路は、ロジック回路ｌｏｇｉｃと、複数のＳＲＡＭモジュール２、３を具備する。複数のＳＲＡＭモジュールは、ロジック回路と独立に電源制御が可能とされ、複数のＳＲＡＭモジュールの間で独立した電源制御が可能とされる。具体的には、各ＳＲＡＭモジュールの電位制御回路の一方の端子ａｒｖｓｓと他方の端子ｖｓｓｍはセルアレーｃｅｌｌ＿ａｒｒａｙとローカル電源線ｖｓｓｍに接続される。一方のＳＲＡＭモジュール２と他方のＳＲＡＭモジュール３とのローカル電源線ｖｓｓｍは、共有ローカル電源線ｖｓｓｍ２２によって共有されている。一方と他方のＳＲＡＭモジュール２、３の一方と他方の電源スイッチＰＷＳＷ２２、ＰＷＳＷ２３とは、共有ローカル電源線ｖｓｓｍ２２に共通に接続される。 （もっと読む）

【解決手段】
デバイスを動作させる方法が提供される。方法は、第１の受信された信号に応答してＧＰＵを実質的に無効な状態に移行させることと、ＧＰＵが実質的に無効な状態にある間に第２の受信された信号に応答して応答信号を生成することと、を含む。応答信号は、電力供給状態において第２の受信された信号に応答してＧＰＵによって生成されるはずの第２の応答信号と実質的に同様である。 （もっと読む）

【課題】 電力消費を抑えつつ、速やかにデバイスの接続検出が可能なデバイス接続検出回路を提供すること。
【解決手段】デバイス接続検出回路１はＰＣカード等の外部デバイスからのＣＤ信号が入力され、ＣＤ信号に基づき接続の有無を判断する検出部３を有している。
検出部３はプルアップ抵抗５を有している。
また、デバイス接続検出回路１はプルアップ抵抗５の抵抗値を変化させる抵抗制御部７を有している。 （もっと読む）