スレッドを実行するプロセッサであって、各スレッドが一連の命令を含み、前記命令が操作を定義し、それらの命令の少なくともいくつかが、メモリアクセス操作を定義するプロセッサの提供。このプロセッサは、複数の命令バッファであって、前記バッファと関連付けられたスレッドの少なくとも１つの命令をそれぞれ保持するための複数の命令バッファと、命令バッファからの命令を発行するための命令発行段と、メモリに接続され、命令発行段によって発行された命令を受け取るように構成されたメモリアクセス段とを含む。メモリアクセス段は、発行された各命令にメモリアクセス操作が定義されているかどうかを検出するように形成された検出ロジックと、メモリアクセス操作が検出されないときに命令フェッチを推進してスレッドの命令をフェッチするように形成された命令フェッチロジックとを含む。
（もっと読む）