【課題】ライセンス認証を正確に実施することが可能なマイクロコンピュータを提供することである。
【解決手段】本発明にかかるマイクロコンピュータは、メモリ１、ＩＤ_Ｓ格納レジスタ７、ＩＤ_Ｕ格納レジスタ８、比較部９、およびプロセッサ１１を備える。メモリ１のユーザ領域３は、ユーザのアクセスが許可されている領域であり、ユーザプログラムおよびユーザ固有の識別情報であるライセンスＩＤ_Ｕが格納されている。メモリ１の非公開領域２は、ユーザのアクセスが禁止されている領域であり、ライセンスＩＤ_Ｕに対応するライセンスＩＤ_Ｓが格納されている。ＩＤ_Ｓ格納レジスタ７、ＩＤ_Ｕ格納レジスタ８にはそれぞれ、メモリ１に格納されているライセンスＩＤ_Ｓ、ＩＤ_Ｕが格納される。プロセッサ１１は、比較部９においてライセンスＩＤ_ＳとライセンスＩＤ_Ｕとが同一であると判断された場合にユーザプログラムを実行する。 （もっと読む）

【課題】 搭載するメモリ数を少なくしてコスト削減を図る。
【解決手段】 プログラム用フラッシュメモリ２は、特殊コマンドによってのみアクセス可能な特殊領域であるセキュリティエリアを備えた不揮発性メモリである。制御部１は、上記セキュリティエリアに対して機器固有情報を記憶する。上記機器固有情報としては、装置上で実行されるプログラム、ネットワーク通信をするときに使用するＭＡＣアドレス、制御基板に搭載している回路の補正値、プリンタコントローラに搭載しているヘッド駆動Ｉ／Ｆの補正値がある。さらに、セキュリティエリアに記憶した特性値に基いてプログラム用フラッシュメモリに読み書きを行う制御を行う。 （もっと読む）

【課題】第三者のＩＣ開封によるリバースエンジニアリングに対し高セキュリティを保ちつつ、必要に応じてユーザ自身が十分な解析できる電子回路装置が求められていた。
【解決手段】本発明の電子回路装置は、データを記憶する主記憶手段と、クロック周波数の変化を検出する第１検出手段と、検出された変化を計数する第１計数手段と、外部より設定される所定の値を記憶する第１記憶手段と、第１計数手段で計数された値と第１記憶手段に記憶されている値とに基づいて前記主記憶手段のデータを消去することを指示する消去信号を出力する出力手段と、を備える。本構成によれば、ＩＣパッケージが開封される時に生じる変化をクロック周波数の変化から検出し、また、データ消去に関する基準値をユーザ自身が予め設定できるため、ユーザは使用用途に基づいてデータ消去タイミングの選択することが可能となる。 （もっと読む）

【課題】ＲＦＩＤタグのデータの不正な改竄を検出できるリーダライタ装置を得る。
【解決手段】ＲＦＩＤタグ６は、固有ＩＤ部７にタグ固有情報を、記憶部８にＨａｓｈ値を記憶しており、リーダライタ装置１の制御部２は、送受信部３とアンテナ部４を介して、ＲＦＩＤタグ６との間でデータの書込み、読取りを行うようになっており、データの書込み時には、ＲＦＩＤタグ６からタグ固有情報を読取り、この読み取ったタグ固有情報と書込むべきデータを組み合わせてＨａｓｈ値を算出し、データをＨａｓｈ値とともにＲＦＩＤタグ６に書込み、データの読取り時には、ＲＦＩＤタグからデータ及びＨａｓｈ値並びにタグ固有情報を読取り、この読み取ったタグ固有情報とデータを組み合わせてＨａｓｈ値を算出し、読み取ったＨａｓｈ値とを比較することにより、データの改竄を検出するようにしている。 （もっと読む）

【課題】電子機器の耐タンパー性を確保する。
【解決手段】暗号処理装置１１０ａは、金属ケース１１１内に電子回路基板１１２を収納して構成される。開封検知スイッチ１１３は、製造番号毎に異なった位置で、電子回路基板１１２に実装されている。ある製造番号の１台の特定の暗号処理装置１１０ａの金属ケース１１１が破壊されて当該暗号処理装置１１０ａの開封検知スイッチ１１３の位置が特定されたとしても、他の製造番号の暗号処理装置１１０ａの開封検知スイッチ１１３の位置は特定できず、他の製造番号の暗号処理装置１１０ａのセキュリティ及びタンパー性能を確保することができる。 （もっと読む）

【課題】 書き込み時間の増加を抑制しつつ、保護対象のモジュールに対する誤書き込みを防止する。
【解決手段】 誤書き込み防止回路は、バスに出力されたアドレスおよびデータの少なくとも一方の一部の値を取得し、取得した値を用いて比較コードを生成する比較コード生成部と、バスに接続された保護対象のモジュールに書き込まれるデータに対応する期待値と比較コードとを比較する比較部と、比較部の比較結果に基づいて、モジュールに対する書き込みを許可するか否かを決定する書き込み制御部とを有している。 （もっと読む）

【課題】耐タンパ性を有する、可変論理機能を実現するための記憶回路を有する半導体装置を提供する。
【解決手段】制御回路２４は、記憶回路２３の次の読出しアドレスを先に記憶回路２３から読出した制御フィールドの情報または外部イベント入力に基づいて自律的に制御することが可能である。正規デコーダ２８は、制御回路２４から出力されるアドレスをデコードし、デコード結果に基づいて、データフィールドの少なくとも１つの正規メモリセルと、制御フィールドの少なくとも１つのメモリセルを選択する。冗長制御回路５１は、イネーブル信号が活性化された場合に限り、制御回路２４から出力されるアドレスと、所定の正規メモリセルのアドレスとが一致したときに、正規デコーダ２８による選択を禁止し、データフィールドの少なくとも１つの冗長メモリセルと制御フィールドの少なくとも１つの冗長メモリセルを選択する。 （もっと読む）

【課題】外部バスからプロセッサ内部のレジスタやローカルメモリの読み出しや改変が可能であった。そのため、暗号鍵などの機密データが読み出されたり、開発したソフトウェアがコピーされてしまう可能性があった。
【解決手段】外部と接続するバスを持つメディアプロセッサにおいて、外部バスに接続された他のデバイスからのアクセスは全て許可される。そのため、プロセッサ内部の機密事項を保護するために、メディアプロセッサのバスインターフェース部分にＴＬＢを設け、そのＴＬＢはプロセッサ内部からのみ書き換えることができる。このＴＬＢは外部からアクセスされたアドレスが、アクセスできるかを判定する。ＴＬＢ内にアクセス許可が記述されていればメディアプロセッサ内部へアクセスを発生し、そうでなければリクエストを破棄する。 （もっと読む）

【課題】認証データ生成用の専用回路が不要で、ＳＲＡＭのメモリセル構造をそのまま用いて、複製不可能な固有の識別情報を半導体メモリに予め搭載でき、セキュリティの向上を図れるＩＤチップおよびその生成方法を提供する。
【解決手段】本ＩＤチップは、メモリセルアレイを構成する個々のメモリセルの閾値電圧のバラツキにより、メモリセルアレイに生成されたランダムなデータを固有の識別情報として用いた構成とされる。このメモリセルは、“０” または“１”の初期データが書き込まれた後に、両ビット線を同時に“Ｌｏｗ”または“Ｈｉｇｈ”としてデータを生成する。そして、生成されたデータを用いて同一チップか否かを判別する。チップの判別は、メモリセルアレイのデータのハミング距離を測定し、ハミング距離が所定閾値以内の場合に同一チップと判別する。 （もっと読む）

【課題】セキュリティビットをオンにしてフラッシュＲＯＭを書き換え禁止にする手法はフラッシュＲＯＭの再書き込みができず、解除キーが入力されたときに書き換えを許可する手法は、解除キー入力の専用端子が必要になり、端子数が増加する。本発明は端子数が増加せず、かつ再書き込みができるマイクロプロセッサを提供することを目的とする。
【解決手段】リセット信号がアクティブになったときに解除キーを入力する端子を入力端子に設定し、この端子に印加されるデータと解除キーを比較し、リセット信号がインアクティブに変化したときにこの比較結果を保存して、この保存した信号でデバッグ部の動作の許可、禁止を制御した。解除キー入力端子をユーザが使用する汎用端子と兼用できる。 （もっと読む）

【課題】簡易な構成で、対タンパ性を有する半導体装置を提供する。
【解決手段】ユーザ入力部１３は、ユーザから認証コードの入力を受付ける。ＣＰＵ３は、入力された認証コードに基づいて、ユーザのアクセスが正当か否かを判定し、正当な場合にイネーブル信号を活性化する。正規ロウデコーダ９は、ＣＰＵ３によって指定されたロウアドレスをデコードし、デコード結果に基づいて、いずれかの正規メモリセルの行を選択する。冗長ロウデコーダ１４は、イネーブル信号が活性化された場合には限り、指定されたロウアドレスと、所定の正規メモリセルのロウアドレスとが一致したときに、正規ロウデコーダ９による選択を禁止し、いずれかの冗長メモリセル行を選択する。 （もっと読む）

【課題】ランダムアクセスによってリード・ライト可能な不揮発性記憶装置を、プログラム／データ兼用のメモリとして搭載した場合のセキュリティの向上を図るための技術を提供する。
【解決手段】予め設定されたプログラムに基づく演算処理を可能とするＣＰＵ（１０３）と、上記ＣＰＵによるランダムアクセスによってリード・ライト可能な不揮発性記憶装置（１０１）と、を含むシングルチップマイクロコンピュータ（１００）である。上記不揮発性記憶装置は、記憶領域として上記プログラムが格納される不揮発保持領域とデータを格納可能な不揮発性保持無効化領域とを含む。リセット状態を示すリセット信号により、上記記憶領域のうち上記不揮発性保持無効化領域に対してライト動作を行うことで、上記不揮発性保持無効化領域のデータを消去する。 （もっと読む）

【課題】ＥＥＰＲＯＭ３０内に記憶されたデータが誤って書き換えられるおそれがあること。
【解決手段】ＥＥＰＲＯＭ３０は、データの書き込みや消去に用いる電圧を生成する手段を備えず、代わりに、この高電圧が印加される高電圧端子ＨＶＴを備える。高電圧端子ＨＶＴは、テストポイントＴＰに接続されている。そして、製品出荷に先立ち、テストポイントＴＰに高電圧を印加しつつ、ＥＥＰＲＯＭ３０にデータを書き込んだ後、テストポイントＴＰへの電圧印加を停止する。これにより、高電圧端子ＨＶＴには、データの書き込みや消去のための高電圧が印加されない構成となる。 （もっと読む）

【課題】アプリケーションマネージャの仕様を変更することなく、アプリケーションによるセキュアチップへの不正なアクセスを防止することが可能な情報処理装置、プログラム、および情報処理システムを提供する。
【解決手段】ＩＣチップにアクセスするためのアクセス権限情報を有するアプリケーションから、前記ＩＣチップへのアクセス要求を受け付ける受付部と、前記受付部が受け付けた前記アクセス要求に含まれる前記アクセス権限情報に基づいて、前記アプリケーションの認証を行うための認証情報を外部サーバから取得する取得部と、前記取得部が取得した前記認証情報に基づいて、前記アプリケーションを認証する認証部と、前記認証部による認証結果に基づいて、前記アプリケーションによる前記ＩＣチップへのアクセスを制御する制御部とを備える情報処理装置が提供される。 （もっと読む）

【課題】汎用レジスタの使用効率を最適化することが可能なマイクロコンピュータを提供すること。
【解決手段】制御部１３は、命令コードのデコード結果に応じて、命令の実行を制御する。ＧＲＡレジスタ３２は、複数の汎用レジスタのそれぞれに対するアクセス属性を記憶する。モード記憶部３１は、ＣＰＵの動作を制御するためのモードを記憶する。そして、レジスタアクセス許可判定回路３３は、制御部１３から汎用レジスタに対してアクセス要求がある場合に、ＧＲＡレジスタ３２に記憶されるアクセス属性およびモード記憶部３１に記憶されるモードに応じて、当該汎用レジスタに対するアクセスを許可するか否かを判定する。したがって、モードに対応して使用される汎用レジスタの本数を変更することができ、汎用レジスタの使用効率を最適化することが可能となる。 （もっと読む）

【課題】機密性の高い処理に用いる命令コードやデータを隠蔽することができるシステムＬＳＩを実現する。
【解決手段】本発明のシステムＬＳＩは、機密性の高い処理を行うプロセッサ２１と、プロセッサ２１が接続されるオンチップバス１２と、プロセッサ２１が処理した機密性の高いデータを記憶する作業メモリ２２と、オンチップバス１２と作業メモリ２２の間に接続され、オンチップバス１２と作業メモリ２２とのデータ転送がプロセッサ２１により制御されるメモリインターフェース回路２３を有する。 （もっと読む）

【課題】効率よく、かつ迅速に記憶領域に記憶されたデータの正当性を確認することができるＩＣチップ、データ読出し方法、データ読出しプログラム及び記録媒体等を提供する。
【解決手段】ＣＰＵは、ＥＥＰＲＯＭ等に記憶された検証値１２ａを含むデータＡ１２等が複数集合したデータ群１１に対して、データ群１１についての検証値１１aを生成し、記憶する。そして、データ群１１の何れかのデータが読み出される際に、データ群１１についての検証値を新たに生成し、前記記憶されたデータ群検証値１１aと比較することにより、データ群１１の正当性について検証する。 （もっと読む）

本発明の主題はプログラマブル論理回路（１００、２００）を保護する方法であり、プログラマブル論理回路（１００、２００）のプログラマブル資源の構成に使用されるデータファイルは、暗号化された（１１２）後に不揮発性メモリ（１０７、２０７）に格納され、回路（１０３、２０３）内蔵の暗号解読モジュールはプログラマブル論理回路（１００、２００）に格納された秘密鍵（１０２、２０２）を使用することにより設定用データファイルを解読する役目を担い、暗号解読モジュールは、少なくとも１つの対抗技術を実施することにより暗号解読動作中に鍵を取得することを目標とする攻撃に対し保護されることを特徴とする。
本発明の別の主題は、特許請求範囲の請求項１〜４のいずれか一項に記載の方法を使用することにより暗号解読動作中の覗き見および／または故障利用攻撃に対し保護されるＦＰＧＡタイプのプログラマブル論理回路である。
（もっと読む）

【課題】内部回路への不正アクセスを物理的に防止して、セキュリティを向上させることができる電子制御機器を提供すること。
【解決手段】プリンタに搭載した電子制御装置１０に、内部回路１１のパルス出力ポート１６からＨパルスを印加し、インターフェース１２と接続部１３に電圧を印加して内部回路１１へのアクセスを禁止する電子回路１５を結線部１４に設ける。電子制御装置１０は、例えば、プリンタ製造工程において、パルス出力ポート１６からＬパルスを出力し、接続部１３に接続した外部装置が内部回路１１へアクセスすることを許容する。一方、電子制御装置１０は、プリンタ出荷後において、パルス出力ポート１６からＨパルスを出力し、接続部１３に接続した外部装置が内部回路１１へアクセスすることを禁止する。 （もっと読む）