【課題】物理アドレス空間上での配置を意識することなくデータの保持特性を強化する。
【解決手段】エラー訂正コード管理部は、データおよびその第１ＥＣＣを単位データとして複数の単位データを記憶部に記憶し、複数の単位データにおける所定の複数の単位データに対応してその第２ＥＣＣを記憶部に記憶する場合において、所定の複数の単位データと当該所定の複数の単位データに対応する第２ＥＣＣとの対応関係をエントリ毎に管理する。アドレス管理部は、論理アドレスとエラー訂正コード管理部におけるエントリとの対応関係を管理する。エラー訂正部は、リード対象の論理アドレスに対応するエラー訂正コード管理部におけるエントリをアドレス管理部から取得して当該エントリにおいて管理される所定の複数の単位データおよび第２ＥＣＣに基づいてエラー訂正を行う。 （もっと読む）

【課題】電子処理装置への電源電圧を最も効率の良い電力点で動作し、処理装置の出力の正確性を犠牲にすることなく、発生するエラーを修正することが可能な電圧制御方法を提供する。
【解決手段】プロセッサ又はメモリ要素を有する電子処理装置２への電源電圧を制御し電子処理装置の出力を受信する装置であって、当該装置は、電子処理装置の出力におけるエラーを検出するエラー検出手段５と、電子処理装置の出力において検出されたエラーの分析に基づいて、電子処理装置への電源電圧を適応的に変化させる手段６とを備える。装置は更に、電子処理装置の出力における検出されたエラーを修正する手段７を備える。 （もっと読む）

【課題】メモリを用いたデータ処理の安全性及び継続性を向上させる。
【解決手段】予め設定されたアプリケーションによる処理を実行し、実行された処理結果を比較してデータの診断及び修復を行う診断修復装置において、所定のデータを３以上の複数のデータ領域に記憶する記憶手段と、前記所定のデータを前記３以上の複数のデータ領域に異なる形式で書き込み、前記アプリケーションの実行時に前記３以上の複数のデータ領域にそれぞれ書き込んだデータを読み込んで照合し、照合の結果が不一致であった場合に所定の修復を行い、修復後のデータを用いて前記アプリケーションを実行する処理プログラム実行手段と、前記アプリケーションを実行した結果と、少なくとも１つの他の診断修復装置で前記アプリケーションを実行した結果とを照合する照合処理手段とを有することにより、上記課題を解決する。 （もっと読む）

【課題】ストレージデバイスにおいて、記憶媒体の記憶容量の低下を抑制しつつ、誤り訂正能力を向上させる。
【解決手段】実施形態に係るストレージデバイス２は、第１の符号器１０と、記憶媒体８と、第２の符号器１２と、無線通信部９とを含む。第１の符号器１０は、書き込みデータの少なくとも一部に対応する第１の情報部と、第１の情報部の訂正に用いられる第１の冗長部とを含む第１の符号語を生成する。記憶媒体８は、第１の符号語を記憶する。第２の符号器１２は、第１の符号語又は第１の情報部に対応する第２の情報部の訂正に用いられる第２の冗長部を生成する。無線通信部９は、第２の冗長部を、外部の記憶装置３へ無線通信する。 （もっと読む）

【課題】メモリ装置の書き込み欠陥からデータを保護するための方法及びシステムを提供する。
【解決手段】この方法は、データアイテムのセットにわたる冗長情報を計算し、データアイテムを、メモリに記憶するために送信することを含む。冗長情報は、データアイテムがメモリに首尾良く書き込まれるまでの間のみ保持され、次いで、破棄される。データアイテムは、それをメモリに書き込むのに欠陥が生じたとき、冗長情報を使用して回復される。 （もっと読む）

【課題】メモリ内の一群のデータ列に対するエラー訂正コードの付与規則を柔軟に設定する。
【解決手段】記憶制御装置は、エラー訂正コード付与規則保持部とエラー訂正部とを備える。エラー訂正コード付与規則保持部は、メモリ内の一群のデータ列に対するエラー訂正コードの付与規則を一群のデータ列のアドレスごとに対応付けて保持する。エラー訂正部は、メモリに対してアクセスが発生した場合にそのアクセスアドレスに対応付けられた付与規則に従ってメモリ内の一群のデータ列についてエラー訂正を行う。 （もっと読む）

【課題】セクタデータを連続してアクセスする外部記憶装置において、単一のエラー訂正手段によりエラー検出・訂正を行いながらメモリアクセスを高速化する。
【解決手段】ホスト２がライトするセクタデータは一時ライトバッファ７に格納される。マイクロプロセッサ８は、ライトバッファに格納されたセクタデータが奇数番目のセクタデータの場合には第１のメモリ４に、偶数番目のセクタデータの場合には第２のメモリ５に格納する。ホスト２がセクタデータをリードするときには、データ切換手段１１において、第１のメモリから読み出したＮ番目のセクタデータをシステムバスに対し出力すると同時に、第２のメモリから読み出したＮ＋１番目のセクタデータ（ホストコンピュータが次にリードするセクタデータ）をエラー訂正手段に対し出力する。これにより、Ｎ＋１番目のセクタデータに対するエラー検出およびエラー訂正に要する時間を見かけ上短縮する。 （もっと読む）

【課題】復号効率がよい半導体メモリ装置１を提供する
【解決手段】半導体メモリ装置１は、半導体メモリ部３と、ＬＤＰＣ符号化データをサムプロダクトアルゴリズムを用い復号する復号部１８と、を具備し、復号部１８が、検査行列の行毎に、行処理演算と列処理演算とからなるイタレーション処理を繰り返し実行することで事後尤度比を更新するときに、列処理演算において事後尤度比の絶対値が閾値以上の場合、列要素尤度比には事後尤度比をそのまま使用し、事後尤度更新処理において、列要素尤度比の絶対値が前記閾値以上の場合、事後尤度比には列要素尤度比をそのまま使用する。 （もっと読む）

【課題】動作速度及び電力消耗を減らすことができるメモリシステム及びそれの動作方法が提供される。
【解決手段】本発明の実施形態によるメモリシステムは不揮発性メモリ装置と、前記不揮発性メモリ装置を制御するように構成されたメモリ制御器と、を含み、前記メモリ制御器は前記不揮発性メモリ装置から読み出されたデータのエラーの位置情報を含むエラーフラッグ情報を前記不揮発性メモリ装置へ提供する。 （もっと読む）

【課題】読み出し動作の高速化及び信頼性の向上に有利なメモリコントローラ、記憶装置を提供する。
【解決手段】実施形態によれば、メモリコントローラ２は、外部インタフェイス１と、第１のＥＣＣ生成部３ａと、メモリ７ａ〜７ｅに対する書き込み及び読み出しを制御するアクセス部４と、読み出しデータのエラーを訂正する第１のＥＣＣ訂正部３ｂと、これらを制御する制御部６とを具備する。前記制御部６は、メモリからデータを読み出す際に、第１の読み出し単位でデータを読み出し、前記第１の読み出し単位で読み出したデータにエラーが発生した場合に、前記第１の読み出し単位よりも読み出しサイズが小さい第２の読み出し単位に切り替えてデータを読み出し、前記第２の読み出し単位で読み出したデータに対して、前記第１のＥＣＣ訂正部により前記第１のＥＣＣ符号を利用してエラー訂正を行うように制御を行う。 （もっと読む）

【課題】不揮発性メモリの記憶容量を圧迫することなく、アクセスサイズに適したエラー訂正コードを用いてエラー検出訂正処理を行う。
【解決手段】第１のエラー検出部は、メモリから読み出された第１のデータ単位および当該第１のデータ単位に対応する第１のエラー検出符号に従ってエラー検出を行う。第２のエラー検出部は、第１のデータ単位よりも小さい第２のデータ単位に対応する第２のエラー検出符号がメモリとは異なるエラー検出符号保持部に保持されている場合に、メモリから読み出された第２のデータ単位およびエラー検出符号保持部に保持されている第２のエラー検出符号に従ってエラー検出を行う。 （もっと読む）

【課題】パリティデータデータの増大を抑えることができるメモリコントローラを得ること。
【解決手段】各しきい値分布に対して、３ビットのデータが割り当てられ、第１のビットが第１ページのデータを表現し、第２のビットが第２ページのデータを表現し、第３のビットが第３ページのデータを表現する３ビット／セルのメモリセルを有する不揮発性半導体メモリを制御するメモリコントローラであって、不揮発性半導体メモリの第１のメモリ領域に、第１〜第３の３ページ分のデータを書き込む場合に、第１のメモリ領域の各メモリセルに書き込まれるデータの第１のビット及び第２のビットから、隣接するしきい値分布への移動によりエラーとなるビットを抽出して仮想ページを生成する制御部と、仮想ページに対する第１の誤り訂正符号を生成する符号化部と、３ページ分のデータと第１の誤り訂正符号とを不揮発性半導体メモリへ書き込むインターフェイス部とを備える。 （もっと読む）

【課題】メモリ使用量を抑えることができる高信頼なメモリを備えた電子制御装置を提供する。
【解決手段】本発明に係る電子制御装置は、データ誤りを検出した第１記憶領域とは異なる第２記憶領域に、誤り訂正後のデータを保存し、第２記憶領域上のデータを制御処理のために用いるとともに、第１記憶領域上のデータも制御処理のために継続して用いる。 （もっと読む）

【課題】、復号効率のよいメモリカード３を提供する。
【解決手段】メモリカード３は、複数のメモリセル１３Ｄと、ＨＢ読み出し電圧とＳＢ読み出し電圧とを、メモリセル１３Ｄに印加する制御を行うＣＰＵコア１１と、閾値電圧をもとにＬＬＲテーブルから取得したＬＬＲに基づき軟判定復号を行うＥＣＣ部１と、を具備し、第１のＬＬＲテーブル２０Ａから取得したＬＬＲに基づいた復号が失敗した場合に、最高電圧の第１のＨＢ読み出し電圧Ｈ０７を中心とする閾値電圧分布を測定し、閾値電圧分布の最小頻度電圧ＶＭと第１のＨＢ読み出し電圧Ｈ０７との差である第１のシフト値ΔＶ１が「負」の場合には、第２のＬＬＲテーブル２０Ｂから取得したＬＬＲに基づき復号を行い、第１のシフト値ΔＶ１が「正」の場合には、第３のＬＬＲテーブル２０Ｃから取得したＬＬＲに基づき復号を行う。 （もっと読む）

【課題】エラー訂正回路の動作に起因して発生する消費電力の低減を図る。
【解決手段】プラグインカード収容装置は、受信した入力データを格納するメモリと、前記メモリに電気的に接続可能に設けられ、前記メモリから出力された前記入力データのエラーを訂正するエラー訂正回路とを含むプラグインカードと、前記プラグインカードが実装される装置本体と、前記装置本体に実装された前記プラグインカードに備えられる前記メモリのエラー率に基づいて前記プラグインカードの信頼性指標値を算出し、算出した前記信頼性指標値が基準値に近づくように、前記エラー訂正回路を前記メモリに電気的に接続するかどうかを決定するプロセッサとを有する。 （もっと読む）

【課題】より効率的に処理を実行できるようにする。
【解決手段】制御部は、データをｎビット単位でアクセスし、記憶部は、ｍビット単位の管理データを複数個組み合わせてｎビットになるように、管理データを記憶し、変換部は、制御部が管理データにアクセスする場合、ｍビット単位の管理データをｎビット単位の管理データに仮想的に変換する。 （もっと読む）

【課題】不揮発性メモリにおいて第１の誤り訂正符号の訂正能力を超えるエラーが発生した場合でも、格納したデータを正しく読み出すことが可能で、かつ、小さいサイズの書き込みが効率的な不揮発性記憶装置、及びメモリコントローラを提供する。
【解決手段】不揮発性記憶装置１は、データを記憶する不揮発性メモリ１２と、不揮発性メモリ１２の制御を行うメモリコントローラ１１とを備え、メモリコントローラ１１は、データと同一ページに格納する第１の誤り訂正符号とは別に、第２の誤り訂正符号をも格納する。第２の誤り訂正符号の単位となるパリティグループよりもサイズの小さい書き込みにおいては、パリティグループとは別の領域に暫定的な第２の誤り訂正符号を格納する。データの読み出し時にはデータに付与された第１及び／または第２の誤り訂正符号を用いてエラー訂正を行う。 （もっと読む）

【課題】不揮発性メモリにてワード線不良によるバースト誤りが発生した場合も、格納したデータを正しく読み出せる不揮発性記憶装置、及びメモリコントローラを提供する。
【解決手段】不揮発性記憶装置は、データを記憶する不揮発性メモリと、不揮発性メモリの制御を行うメモリコントローラとを備え、不揮発性メモリは、ブロックを複数含み、ブロックは、ページを複数含み、ブロック内には、一つのワード線を共有する２以上のページからなるページの組が少なくとも一つ存在し、メモリコントローラは、データを格納するページであるデータページと、データページの誤り訂正演算のための符号を格納する誤り訂正符号ページとを、夫々一つ以上含む、誤り訂正グループを複数構成し、同一の誤り訂正グループにおける、データページと誤り訂正ページの夫々に対してワード線の異なるページを割り当てる。 （もっと読む）

【課題】不揮発性メモリにおいて第１の誤り訂正符号の訂正能力を超えるエラーが発生した場合でも、格納したデータを正しく読み出すことが可能で、かつ、小さいサイズの書き込みが効率的な不揮発性記憶装置、及びメモリコントローラを提供する。
【解決手段】不揮発性記憶装置は、データを記憶する不揮発性メモリと、不揮発性メモリの制御を行うメモリコントローラとを備え、メモリコントローラは、データと同一ページに格納する第１の誤り訂正符号とは別に、第２の誤り訂正符号をも格納する。所定のサイズよりも小さい書き込みにおいては、前記第２の誤り訂正符号を付与せず、データと同一ページに格納する第１の誤り訂正符号を、異なるページに二重化して格納する。データの読み出し時にはデータに付与された第１及び／または第２の誤り訂正符号を用いてエラー訂正を行う。同一論理アドレスに対して、いずれの論理ブロックに有効なデータが格納されているかを管理するための有効データ管理テーブルを備えている （もっと読む）

【課題】 長期間のデータ保持特性に優れ、読み出し時のデータの誤り検出および訂正を効率よく行うことのできる半導体記憶装置を実現する。
【解決手段】
金属酸化物を用いた可変抵抗素子を情報の記憶に用いる半導体記憶装置１において、当該可変抵抗素子を高抵抗状態に遷移させる場合に印加する書き換え電圧パルスの電圧振幅を、遷移後の高抵抗状態の抵抗値が時間の経過とともに上昇するデータ保持特性となる電圧範囲内に設定する。具体的には、当該電圧振幅を上昇させるに伴って遷移後の高抵抗状態の抵抗値が所定のピーク値に向って上昇する電圧範囲に設定する。そして、ＥＣＣ回路１０６によりデータ誤りが検出された場合、本来低抵抗状態であるべきデータが高抵抗状態に変化したとみなして、誤りが検出された全てのメモリセルの可変抵抗素子を低抵抗状態に書き換え、誤りが検出されたビットを訂正する。 （もっと読む）