【課題】 フラッシュメモリにデータを記録する技術において、記憶しているデータが消失する可能性をより低減させる。
【解決手段】ブロック１のデータ消去時に、データの最新値が保存されているブロック２のブロックＩＤを、管理ブロックに書き込み、その後、ブロック１のデータ消去を行う。制御装置がリセットから復帰した後、使用中である旨のブロックステータスとなっているブロックが２個あった場合、当該２個のブロックのうち、管理ブロック中の上記ブロックＩＤを有するブロック（ブロック２）とは異なるブロック（ブロック１）のデータ消去を行う。 （もっと読む）

【課題】パーシャルライトに要する時間の短縮及び規模の低減を実現でき、動作を一時停止させることができないＣＰＵにも適用可能な誤り検出訂正装置及び方法、及び当該装置を備えるメモリ装置を提供する。
【解決手段】メモリ装置１は、外部メモリ２０とＥＣＣ回路３０とを備える。ＥＣＣ回路３０は、外部メモリ２０に書き込まれるデータの誤りを検出訂正するためのチェックビットをデータ毎に生成するチェックビット生成回路３１と、チェックビット生成回路３１で生成されたチェックビットを用いて外部メモリ２０から読み出されるデータの誤りを検出訂正するチェックビット検査回路３３とを備えており、チェックビット生成回路３１は、外部メモリ２０に書き込むべきデータのビット数が外部メモリ２０のデータ幅分のビット数である場合にのみ、外部メモリ２０に書き込むべきデータを用いてチェックビットを生成する。 （もっと読む）

【課題】アドレス比較回路等を不要にしてフォワーディング回路の規模を小さくして、半導体チップ上のフォワーディング回路の占める面積の小さいプロセッサを提供する。
【解決手段】プロセッサ１は、ALU１１と、ロード／ストアユニット１３と、タイマ１３ａと、ECC計算器１３ｂと、複数のECCレジスタ１３ｃと、を有する。ロード／ストアユニット１３は、主メモリ１４にデータを書き込む時に、書き込みデータとタイマ１３ａのカウント値とを主メモリ１４に書き込むと共に、その書き込みデータについてのECCが正しくないことを示すECC状態フラグデータを主メモリ１４にセットし、そのセット後、ECC計算器１３ｂに書き込みデータについてのECCを計算させ、ECCが計算して得られた後、その計算して得られたECC主メモリ１４に書き込むと共に、ECC状態フラグデータをリセットする。 （もっと読む）

【課題】半導体記憶装置において、突然の電源断、書き込みエラーで過去に書き込みを完了していたセル共有部分のデータが破壊されないようにすること。
【解決手段】コマンド解析手段１６０にタイマ１６１を備える。書き込みコマンドが与えられたときに、前回の書き込みの完了から計測を開始していたタイマ１６１の値が所定の時間を超えたときに、新ブロック確保判断手段１７０が新たに物理ブロックを確保して書き込みを行う。こうすれば、書き込み途中に突然の電源断が発生したとしても、所定時間以前に書き込みを完了していたデータが破壊されることはなくなる。 （もっと読む）

【課題】メモリを確保せずに書き込みや読み込みが行われた場合のエラーを検出する。
【解決手段】初期化時にヒープ領域２１を固有の値（例えば、オールＦ）で埋め、メモリ確保時に確保するメモリ領域が固有の値（オールＦ）であることを確認し、メモリ解放時に解放するメモリ領域に固有の値（オールＦ）を書き込む。これにより、メモリ領域を確保する前にヒープ領域２１に対してライトアクセスを行った場合のエラー、あるいは、メモリ領域を解放した後にヒープ領域２１に対してライトアクセスを行った場合のエラーを自動的に検出することが可能となる。 （もっと読む）

【課題】多値ＮＡＮＤフラッシュメモリは読み出しデータに誤りが発生するために複数ビットのエラーが訂正できるエラー訂正回路が必要だが、フラッシュメモリ内に格納した起動プログラムを実行するシステム起動の際にはＣＰＵが動作していないため、通常アクセス時とは異なり、全てハードウェアで処理を実行するエラー訂正回路を追加する必要があり、システム全体の規模が増大してしまうという問題が生じる。
【解決手段】起動プログラム実行時（システム起動時）のみ、多値ＮＡＮＤフラッシュメモリ３を２値ＮＡＮＤフラッシュメモリと同等の使い方にすることで、エラー訂正回路として２値ＮＡＮＤフラッシュメモリアクセス時に用いる小規模な１ビットエラー訂正回路４を使用することが可能となり、回路規模を削減することが可能になる。 （もっと読む）