【課題】主記憶アクセス経路の負荷をリアルタイムに検出して、メモリパトロールリクエストの発行周期を柔軟に調整すること。
【解決手段】本発明にかかるメモリコントローラ１２は、プロセッサ１１からのアクセスリクエストＲに応答するメモリ１３へ、メモリ１３の状態を診断するための診断リクエストＤを発行し、診断リクエストＤの応答時間を計測し、当該計測された応答時間が所定時間より長い場合、診断リクエストＤの発行周期を長くするメモリ診断回路１２０、を備える。 （もっと読む）

【課題】データを正常にバックアップできないためにＮＡＮＤ型フラッシュメモリをリセットした場合であってもソフトの起動が遅れてしまうことがない車両用装置を提供する。
【解決手段】リセットシーケンサ３は、データのバックアップが正常に終了しなかったときは、起動要因を待機することなくＣＰＵ５を起動してＳＤカード７を「ｉｄｌｅ」状態から「ｔｒａｎ」状態に移行させることにより、データのバックアップが正常に終了した次のアクセサリオン時にはすでにＳＤカード７を「ｔｒａｎ」状態となっているようにする。これにより、アクセサリオン時にＣＰＵ５によるＳＤカード７に対するアクセスが直ちに可能となり、ソフトの起動が遅くなってしまうことを防止できる。 （もっと読む）

【課題】不揮発性メモリ（ＮＶＭ）を有するシステムのための非正常シャットダウンを取り扱うためのシステム及び方法を提供する。
【解決手段】ある実施形態では、このシステムは、非正常のシャットダウン事象の後に論理的−物理的マッピングをより効率的に再構成するためにインデックスページから得た情報からレバレッジすることができる。他の実施形態では、このシステムは、ＮＶＭに記憶されたコンテクスト情報からレバレッジすることにより論理的−物理的マッピングを再構成することができる。更に別の実施形態では、コンテクスト情報は、非正常のシャットダウンの後に論理的−物理的マッピングを再構成するためにインデックスページに関連して使用することができる。 （もっと読む）

【課題】複数の半導体メモリをストレージとして用いる場合のトータル的な応答性の向上を図ることのできる情報処理装置を提供する。
【解決手段】この情報処理装置は、複数の半導体メモリそれぞれの物理的特性を評価して、評価結果に見合った用途属性を、少なくとも一部の半導体メモリに割り当てる割当部と、データのライト命令に対して当該データのライト先として最適な用途属性の前記半導体メモリを判定する判定部とを具備する。複数の半導体メモリの物理的特性に個体差がある場合に、その半導体メモリの物理的特性が活かされるようにデータのライト先が判定部にて判定される。これにより、複数の半導体メモリを１つのストレージとして用いた場合のストレージのトータル的な応答性の向上を期待できる。 （もっと読む）

【課題】データの誤書換を防止することが可能な低消費電力の半導体装置を提供する。
【解決手段】マイクロコンピュータ１は、電源電圧ＶＣＣが正常範囲から外れた場合にリセット信号ＲＥを出力する電圧検出器２と、各々がデータを不揮発的に記憶する複数のメモリセルを含むメモリアレイ５と、イレーズコマンドまたはプログラムコマンドに応答して、電圧検出器２の応答時間ＴＲ以上の保留時間ＴＳだけ経過した後にデータのイレーズまたはプログラムを実行し、リセット信号ＲＥに応答してリセットされる制御部７とを備える。したがって、電圧検出器２の応答時間ＴＲが長い場合でも、データの誤書換を防止できる。 （もっと読む）

【課題】フラッシュメモリの劣化をより迅速に検出できる。
【解決手段】速度導出部１８０は、ＳＳＤ１３６に対するデータの読み書き速度を導出する。速度保持部１３８は、速度導出部が導出した読み書き速度を保持する。劣化判定部１８２は、任意の時点のＳＳＤに対するデータの読み書き速度の、速度保持部に保持されている任意の時点より前の読み書き速度に対する変化率を導出し、導出された変化率が所定の閾値以下となると、ＳＳＤが劣化していると判定する。報知部１８４は、劣化判定部が、ＳＳＤが劣化していると判定した場合、その旨報知する。 （もっと読む）

【課題】プログラムを並列化したときに消費電流のピーク期間の重なりを防止する。
【解決手段】実施形態に係わる半導体メモリシステムにおいて、複数の半導体メモリ１の各々は、連続する複数の動作を含む内部シーケンスを実行すると共に各動作の終了後に待機期間を有し、待機期間中に次の動作の開始を予告する２ビット以上の予告信号ＳＴＡをメモリコントローラ２８へ通知すると共に、メモリコントローラ２８から内部シーケンスの再開命令を受けたときに次の動作を開始する。メモリコントローラ２８は、複数の動作の各々について、動作期間及び消費電流のピーク期間に関する管理テーブルを備え、複数の半導体メモリ１のうち所定の半導体メモリから予告信号ＳＴＡを受けたとき、管理テーブルに基づいて、所定の半導体メモリに対して再開命令を通知する。 （もっと読む）

【課題】
ウエアレベリングを効率良く、かつ、合理的に行う。
【解決手段】
メモリ利用モジュール９００から送られた書き込み要求ＷＲＱを受けた場合に、アクセス制御部１５０が、現在時刻ＴＭＤ、書き込み対象の候補となったアクセス単位ブロックの現時点における検出エラービット数ＥＢＮ、並びに、不揮発性メモリ２００内の管理領域に記憶されている当該書き込み対象の候補となったアクセス単位ブロックに関する最新書込時刻、及び、最新の書き込み時における検出エラービット数を取得する。引き続き、アクセス制御部１５０は、これらの取得結果に基づいて、最新の書き込み時から現時点までの検出エラービット数の時間変化率を算出し、算出された時間変化率に基づいて、当該書き込み対象の候補となったアクセス単位ブロックが、不揮発性メモリ２００に関する消去回数の平準化のために利用できるか否かを判定する。 （もっと読む）

【課題】メモリへのデータ書込み処理に要する時間の短縮により、システム全体の速度性能の改善をはかる。
【解決手段】エラー検知部３１が、ＣＰＵ１から出力されるライト置情報に基づき、リードデータの特定された個所のエラー訂正の要否を示す制御情報を生成すると同時に、ライトデータ生成部３２が、ライト位置情報に基づきメモリ２から読み出されるリードデータにライト要求データをマージしてライトデータを生成する。そして、エラー訂正部３３が、その制御情報に基づき、ライトデータ生成部３２から出力されるライトデータに対してエラー訂正を行ない、検査ビット生成部３４がエラー訂正部３３から出力される前記ライトデータからエラー訂正用検査ビットを生成してメモリ２に書き込む。 （もっと読む）

【課題】グローバルタイムを参照してデータリテンション動作を実行する使用者装置、格納装置、及びそれのデータリテンション方法を提供する。
【解決手段】本発明のデータ格納装置の駆動方法は、データ格納装置をオフライン状態でオンライン状態に転換する段階と、オンライン状態の間にホストから現在のグローバルタイム（Ｇｌｏｂａｌ ｔｉｍｅ）を受信する段階と、オンライン状態の間に現在のグローバルタイム（Ｃｕｒｒｅｎｔ ｇｌｏｂａｌ ｔｉｍｅ）を参照してデータ格納装置に格納されたデータを少なくとも１つのノーマルデータリテンション動作を通じてリフレッシュする段階と、を含む。 （もっと読む）

【課題】 低コストのフラッシュメモリの使用によるコスト低減を可能にし、更には、処理の高速化や、フラッシュメモリの寿命延長を図ることもできる電子機器を提供すること。
【解決手段】ｎ個のデータブロックのマップ番号を書き換え候補番号に設定して、該書き換え候補番号をマップ番号として持つ記憶ブロックがフラッシュメモリ上に複数存在するか否かを判定する候補ブロック判定処理を実施し、候補ブロック判定処理で、書き換え候補番号に一致するマップ番号の記憶ブロックがフラッシュメモリ上に複数存在すると判定された時には、該当する複数個の記憶ブロックの内から、更新日時が最も古い記憶ブロックを書き込みブロックに決定して、該記憶ブロックにＲＡＭ上の該当データブロックを書き込む。 （もっと読む）

【課題】電源が供給された際に復元すべきデータを保存する際の負担を軽減することができる、電気機器を提供することを、目的とする。
【解決手段】不揮発性メモリ３４に記憶されている復元すべきデータと、揮発性メモリ１８に記憶されている復元すべきデータとを直接比較せずに、不揮発性メモリ３４に記憶されている復元すべきデータについての現状チェックデータと、揮発性メモリ１８に記憶されている復元すべきデータについての確認チェックデータとを比較して、不揮発性メモリ３４に記憶されている復元すべきデータと、揮発性メモリ１８に記憶されている復元すべきデータとが一致するか否かを判定する。 （もっと読む）

【課題】処理速度の低下を防止でき、状況に応じた的確なリフレッシュ動作を実現することが可能なメモリ装置、メモリ制御方法、およびプログラムを提供する。
【解決手段】メモリ装置２０は、ブロック単位にデータの消去が行われ、このブロックに対するデータの書き込みおよび読み出しが行われる不揮発性メモリ２３と、不揮発性メモリのアクセス動作を制御し、不揮発性メモリのデータ変化状態のレベルを監視して不揮発性メモリのリフレッシュ動作を制御する制御部２１と、を有し、制御部２１は、複数設定されたリフレッシュ動作実行の緊急度とデータ変化状態のレベルとの比較結果に応じたリフレッシュ動作を行う。 （もっと読む）

【課題】マルチチャネルプログラム方式において、リード・モディファイ・ライト動作が実行される場合でも、ライトフラッシュ処理を効率的に実行できるデータ記憶装置を提供する。
【解決手段】データ記憶装置は、ライト処理モジュールと、リード処理モジュールと、コントローラとを具備する。リード処理モジュールは、通常リードコマンドを処理し、かつリード・モディファイ・ライト動作を実行する場合にＲＭＷ用リードコマンドを処理する。コントローラは、フラッシュコマンドを処理する場合に、通常リードコマンドよりもＲＭＷ用リードコマンドの処理を優先的に実行するようにリード処理モジュールを制御し、ＲＭＷ用リードコマンド処理の完了後に移行するリード・モディファイ・ライト動作のＲＭＷ用ライトコマンドの処理を含むライトフラッシュ処理をライト処理モジュールに実行させる。 （もっと読む）

【課題】アドレスのセットアップ（Ｓｅｔｕｐ）違反とホールド（Ｈｏｌｄ）違反が同じクロックのイベントに対して発生した場合に、アドレスのタイミング違反が発生しても、仮想イベントを発生させることなく、対象の違反アドレスを正しく判定する。
【解決手段】イベントドリブン方式を用いた論理シミュレーションに適用される半導体装置内蔵ランダムアクセスメモリのタイミング検証装置において、クロック信号にイベントが発生した場合、当該ランダムアクセスメモリのアドレス違反処理用レジスタに現状のアドレス情報を格納する。また、アドレスのタイミング違反を確認する。また、タイミング違反を確認した結果に基づき、タイミング違反時にアドレス違反処理用レジスタの値を不定値にする。また、タイミング違反レジスタの値に基づき、違反アドレスをチェックする。 （もっと読む）

【課題】半導体メモリで構成された記憶部と、磁気ディスクで構成された記憶部とに対して信頼性の高いミラーリング制御を行うことができるディスク制御装置を提供する。
【解決手段】ディスク制御装置は、ＳＳＤにおけるデータの書き換え回数から、導出されたＳＳＤにおけるデータの保持期間を経過した後に、ＳＳＤにおけるデータの書き換え回数を取得し、この取得された書き換え回数が、取得されたＳＳＤにおけるデータの書き換え回数から、予め定められた値以上に増加しなかったとき、ＨＤＤからデータを読み取るように設定する。 （もっと読む）

【課題】データ保持特性を向上することが可能な不揮発性半導体記憶装置を提供する。
【解決手段】不揮発性半導体記憶装置は、複数のメモリセルをそれぞれ含む複数のブロックを有し、前記複数のブロックのうちの通常ブロックに、通常のデータが記憶され、前記複数のブロックのうちのタイムコードブロックに、前記通常ブロック毎に設定され且つ前記通常ブロックの最後の書き込み動作を実行した時間に対応する時間データを含むタイムコードが記憶されたメモリセルアレイを備える。前記不揮発性半導体記憶装置は、前記タイムコードブロックから前記タイムコードを読み出し、現在の時間を取得し、読み出された前記タイムコードの時間データの時間と前記現在の時間との時間差が規定値よりも大きくなる選定された前記通常ブロックに対して、データを読み出し、消去し、且つ、読み出されたデータを書き込み、前記現在の時間の時間データに対応する新たなタイムコードを、選定された前記通常ブロックに対応させて、前記タイムコードブロックに書き込む。 （もっと読む）

【課題】
装置に組み込まれた実運用中のフラッシュメモリの劣化状況を自動で定期的に判定し、継続使用の有無を判断することで、劣化による装置故障を未然に防ぐことを目的とする。
【解決手段】フラッシュメモリの書換え動作を繰り返すことで劣化し、データの消去時間が長くなることを利用し劣化を判定する。電源電圧値によっても消去時間は変化するため、電圧を推奨範囲内で変動させながら、初期化した実運用メモリの消去時間を各電圧値で測定する。この測定を自動で定期的に行ない、劣化有りと判定された場合はコントローラへアラームを挙げる。 （もっと読む）

【課題】ページ単位でデータの書込みおよび読み取りを行われ、複数のページを含むブロック単位でデータの消去が行われる複数の記憶装置を用いてミラーリングを行う場合に複数の記憶装置の寿命に差を持たせること。
【解決手段】第１記録装置と第２記録装置とに書き込みを行うコントローラは、第１アドレスおよび第１データを含む書込み命令を受信した場合に、第１アドレスから第１データのサイズに応じた第２アドレスまで第１データを第１記録装置に書き込み、第１データの先頭からページサイズのｎ倍のサイズの第２データを第２記録装置に書き込み、第１データから第２データを除いたサイズがページサイズより小さい第３データをキャッシュメモリに書き込み、第３データと第２アドレスに隣接する第３アドレスから書込みが命令された第４データの少なくとも一部とを含み、サイズがページサイズに等しい第５データを第２記録装置に書き込む。 （もっと読む）

【課題】正確なデータエラーに基づいてテストを実行することができるエラー訂正試験方法を提供する。
【解決手段】サーバ１が、特定のビットに第１の値が設定された第１のデータと、特定のビットに第１の値とは異なる第２の値が設定された第２のデータをＤＩＭＭ４に書き込む。疑似故障ツール３が、特定のビットに対応するＤＩＭＭ４の電極を第２の値を示すようにクランプする。サーバ１が、ＤＩＭＭ４から、第１のデータと第２のデータを読み出す。サーバ１が、エラー訂正回路が第１のデータのエラーを訂正することを確認する。 （もっと読む）