説明

Fターム[5B018MA00]の内容

記憶装置の信頼性向上技術 (13,264) | 対象 (1,668)

Fターム[5B018MA00]の下位に属するFターム

Fターム[5B018MA00]に分類される特許

1 - 2 / 2


【課題】 RAMを内蔵した液晶表示制御用半導体集積回路において、占有面積をそれほど増大させることなくRAMに含まれる欠陥ビットを救済し、歩留まりを向上させることができるようにする。
【解決手段】 チップ内部に表示データを記憶するRAMを内蔵し、該内蔵RAMの記憶容量が駆動する液晶パネルの表示画面の大きさに応じて決定されている液晶コントローラドライバにおいて、欠陥アドレスを設定するヒューズ回路(232)と、ヒューズ回路に設定された欠陥アドレスと入力アドレスとを比較する比較回路(231)とを設ける。そして、アドレスが一致した場合には、入力アドレスを前記予備メモリ領域を指示するアドレスに置き替えてアドレスデコーダに供給する冗長回路(230)を設けるようにしたものである。 (もっと読む)


【課題】高速シリアル転送試験のテストコストの増大を抑止する。
【解決手段】チャネル毎に、シリアルパラレル変換回路と、フレーム同期回路と、スキュー補正回路と、パラレルシリアル変換回路と、セレクタと、出力バッファを備え、複数チャネルに共通に、同期調整用フレーム、スタートデリミタ、同期確認用フレーム、エンドデリミタを含むパラレルデータを生成する同期パタン発生器と、割り込みイネーブル信号と割り込みフレームを生成する割り込みパタン発生器と、フレーム同期されたパラレルデータから、スタートデリミタを検出すると検出フラグを割り込みパタン発生器に出力するパタンモニタと、スルーデータと割り込みデータをマージしたパタンを期待値パタンと比較するパタンモニタを備え、チップA、Bを2つ対向配置してテストを行う。 (もっと読む)


1 - 2 / 2