【課題】主記憶アクセス経路の負荷をリアルタイムに検出して、メモリパトロールリクエストの発行周期を柔軟に調整すること。
【解決手段】本発明にかかるメモリコントローラ１２は、プロセッサ１１からのアクセスリクエストＲに応答するメモリ１３へ、メモリ１３の状態を診断するための診断リクエストＤを発行し、診断リクエストＤの応答時間を計測し、当該計測された応答時間が所定時間より長い場合、診断リクエストＤの発行周期を長くするメモリ診断回路１２０、を備える。 （もっと読む）

【課題】電流の集中や発熱の集中を低減することができるメモリモジュールおよび半導体記憶装置の提供を図る。
【解決手段】複数のメモリチップ１Ａ〜１Ｄが積層されたメモリモジュール１０であって、前記各メモリチップは、複数のブロックに分割されたメモリセル部ｂｌｏｃｋ０〜ｂｌｏｃｋ３と、入力アドレス信号を処理して、動作させるブロックを選択するアドレススクランブル回路１１Ａ〜１１Ｄと、を有する。 （もっと読む）

【課題】電子処理装置への電源電圧を最も効率の良い電力点で動作し、処理装置の出力の正確性を犠牲にすることなく、発生するエラーを修正することが可能な電圧制御方法を提供する。
【解決手段】プロセッサ又はメモリ要素を有する電子処理装置２への電源電圧を制御し電子処理装置の出力を受信する装置であって、当該装置は、電子処理装置の出力におけるエラーを検出するエラー検出手段５と、電子処理装置の出力において検出されたエラーの分析に基づいて、電子処理装置への電源電圧を適応的に変化させる手段６とを備える。装置は更に、電子処理装置の出力における検出されたエラーを修正する手段７を備える。 （もっと読む）

【課題】仮想アドレスを物理アドレスに変換するメモリ管理装置が正常に動作しているか否かを確認可能とする。
【解決手段】情報処理装置１は、メモリ１１と、メモリ１１の物理アドレス又はそれに対応する仮想アドレスを指定することで、メモリ１１の物理アドレスに対してデータの読み出し又は書き込みを行うためのシステムプログラムと、システムプログラムを実行するプロセッサ１０と、プロセッサ１０からのメモリ１１に対する仮想アドレスを指定した読み出し及び書き込みにおいて、仮想アドレスを物理アドレスに変換するメモリ管理装置１４を備える。プロセッサ１０は、システムプログラムによって、物理アドレスを指定してデータの書き込みを実施した後、その物理アドレスに対応する仮想アドレスを指定してデータの読み出しを実施して、書き込んだデータと、読み出したデータが一致するか否かを判定する。 （もっと読む）

【課題】ＣＰＵに依存することなく、一方のＲＡＭ領域の診断を他方のＲＡＭ領域で診断することができるＲＡＭ診断システムを提供する。
【解決手段】ＣＰＵ２とＲＯＭ３と内蔵ＲＡＭ４とが実装されたＣＰＵカード１と、ＣＰＵカード１の外部に形成された外部ＲＡＭ５とを有し、内蔵ＲＡＭ４および外部ＲＡＭ５は、診断領域４Ａ、５Ａと、診断用領域４Ｂ、５Ｂとをそれぞれ備え、ＲＯＭ３は、内蔵ＲＡＭ４の診断領域４Ａの内の診断対象領域の診断データを外部ＲＡＭ５の診断用領域５Ｂの第１待避エリア５１にコピーし、第２待避エリア５２にコピーし、第１待避エリア５１の診断データを反転し、診断対象領域に反転データをコピーし、当該データを第１待避エリア５１にコピーし、第１待避エリア５１のデータを反転し、第１待避エリア５１のデータと第２待避エリア５２のデータとを比較して診断対象領域が異常か否かの判断を行う。 （もっと読む）

【課題】 メモリデバイス群間でのチェックビットメモリデバイスの共有を提供する。
【解決手段】 エラー検出および訂正（ＥＤＣ）範囲をサポートするメモリシステム。メモリシステムは、データを格納する少なくとも２つのメモリデバイス群と、両方のメモリデバイス群のためにエラーチェック情報（例えば、エラー訂正コード）を格納する別のメモリデバイスとを備えたメモリモジュールを含む。また、メモリモジュールは、データが第１のメモリデバイス群によって転送されるかまたは第２のメモリデバイス群によって転送されるかに基づいて、エラーチェック情報にアクセスするためのアドレスを決定するメモリバッファも含む。あるいは、メモリコントローラは、メモリバッファの必要性を低減または排除するために、エラーチェック情報にアクセスするためのアドレスを決定することができる。 （もっと読む）

【課題】コンピュータプログラムを予め記憶したＲＯＭを必要とせず、かつコンピュータプログラムの破損を容易に解消させる、ことを目的とする。
【解決手段】情報処理装置１０は、遠隔操作によって動作する遠隔装置に搭載され、コンピュータプログラムを実行するＣＰＵ２０、及び該コンピュータプログラムを記憶する書き込み可能なＲＡＭを備え、地上局５０が備える送受信装置５２から送信されるコンピュータプログラムを受信し、受信したコンピュータプログラムをＲＡＭへ転送し、ＲＡＭにコンピュータプログラムが記憶されている状態でＣＰＵ２０を起動させる。 （もっと読む）

【課題】ＣＰＵの運用中においても、記憶部の検査のためにＣＰＵによるソフトウェアのデータ処理を一時停止させることがなく、記憶部の異常の有無をチェックすることができる情報処理装置及び記憶部検査方法を提供する。
【解決手段】ＣＰＵ１とは独立に設置された記憶制御部２は、ＣＰＵ１から書き込みようの処理データと書き込み先の記憶部３の指定アドレスを受け、検査用データを指定アドレスに書き込み、それを読み出す。記憶制御部２が備えるデータチェック部２０は、検査用データと読み出されたデータとを比較し、一致するかどうかを判定する。一致しなければ指定アドレスに異常があると判定し、その旨をＣＰＵ１に通知し、一致すれば、記憶制御部は処理データを指定アドレスに書き込む。 （もっと読む）

【課題】共有されるエラー・ビット・コードをもつ共通フレームにおいてデータおよびデータ・マスク・ビットを転送するためのシステム、方法および装置を提供する。
【解決手段】メモリ・システム１００は、ホスト１１０とメモリ・デバイス１２０との間でデータを転送するためにデータ・フレームを使用する。いくつかの場合には、システムは（別個のビット・レーンを介してではなく）データ・フレーム内で一つまたは複数のデータ・マスク・ビットも転送してもよい。システムは、データ・ビットおよびデータ・マスク・ビットをカバーするエラー・ビット・チェックサム（巡回冗長符号すなわちCRCのような）を生成してもよい。いくつかの実施形態では、データ・ビット、データ・マスク・ビットおよびチェックサム・ビットは共通フレームにおいて転送される。 （もっと読む）

【課題】省エネ復帰時間を短縮しながらハングアップすることなく確実に復帰させることを目的とする。
【解決手段】省エネモード中の電源を監視して（１００）、閾値以上の電圧が検出された場合には、省エネ復帰から通常復帰に切り換えて、メモリに記憶された展開情報を利用せずに、メモリを初期化して新たに情報を展開して復帰する通常復帰が行われるように制御し（１０４〜１１２）、閾値以上の電圧が検出されない場合にはメモリに記憶された展開情報を利用する省エネ復帰が行われるように制御する（１０４）。 （もっと読む）

【課題】プログラムの誤動作の発生を抑制する。
【解決手段】動作制御部は、プログラムを実行するＣＰＵと、プログラムを格納するとともにプログラムの実行に伴って発生するデータを格納するメインメモリ５１２とを有している。メインメモリ５１２は、読み書き可能であって、電源を供給しなくても、記憶している情報を保持することが可能なＭＲＡＭ６１と、電源を供給しないと、記憶している情報を保持することができないＤＲＡＭ６２とを備えており、ＭＲＡＭ６１の一部領域にはプログラム等が格納されるＲＯＭ領域Ａ１が設けられ、ＭＲＡＭ６１の残りの領域およびＤＲＡＭ６２のすべての領域にはデータ等が格納されるＲＡＭ領域Ａ２が設けられる。ＣＰＵがリセットされると、ＲＯＭ領域Ａ１の記憶内容をそのままとする一方でＲＡＭ領域Ａ２の記憶内容を消去し、ＲＯＭ領域Ａ１から読み出したプログラムを実行する。 （もっと読む）

【課題】Ｈ／Ｗの無駄が生じることがなく、高速に処理可能なメモリ制御装置を実現する。
【解決手段】メモリ制御装置１０００は、ペイロードをペイロード領域に格納し、パリティデータをパリティ領域に格納する実メモリ００４を制御する。ペイロード／パリティ領域アドレス計算部００１は、ペイロードとパリティデータのビット数の比をペイロード／パリティ比１０４として入力し、実メモリ００４の領域をペイロード／パリティ比に近似させてペイロード領域とパリティ領域とに分類した結果ペイロード領域に分類される領域の数を分割比１０３として入力し、実メモリ００４のメモリアドレス長１０２を入力し、ペイロードのメモリアドレス１０１を入力し、これらを用いて、当該ペイロードに対応するパリティデータのパリティ領域でのメモリアドレスを算出する。 （もっと読む）

【課題】 冗長化した半導体メモリのデータ記録制御を行う従来のメモリ制御装置は、半導体メモリに格納した符号化データを復号する場合に、半導体メモリの故障情報を利用していないため、宇宙環境での冗長化されたデータの記録再生に係る信頼性を十分に高められなくなっている。
【解決手段】 ハミング符号を用いて複数の半導体メモリに冗長化してデータを記録し、ハミング符号を復号して、データが誤りの場合にはメモリ故障と判定してデータ誤りのある半導体メモリを除いてから多数決処理を行うことにより、冗長化前の正しいデータを再生することができる。 （もっと読む）

【課題】ページ閉塞されたメモリエリアアドレス空間の再使用を可能にするとともに、障害の潜在化を防止することが可能なメモリ試験装置を提供する。
【解決手段】情報処理装置の運用中にメモリに訂正可能障害の発生を検知した際に、障害が発生したメモリアドレスが含まれているメモリエリアアドレス空間を障害発生ページとして登録しておき、当該情報処理装置の次の立ち上げ時に、登録された障害発生ページに対して所定の特別なメモリ試験を実施して（ステップＢ１０５）、障害が検知された場合（ステップＢ１０６のＹｅｓ）、該障害発生ページを立ち上げ後のＯＳが使用不可能なページ閉塞状態に設定し（ステップＢ１０７）、障害を検知したテスト情報を保持し（ステップＢ１０８）、一方、障害が検知されなかった場合（ステップＢ１０６のＮｏ）、該障害発生ページを正常なメモリエリアアドレス空間として立ち上げ後のＯＳが使用可能な状態に復帰させる。 （もっと読む）

【課題】メモリミラーを行う際、メインメモリと同じ容量のミラーメモリを持たない限り、全てのデータを保証することはできない。
【解決手段】メモリ冗長化装置は、データを格納するためのメインメモリと、メインメモリと同じ容量を必要とせず、メインメモリの冗長データを保持するための部分的なミラーメモリと、メインメモリに最後に書き込んだデータをミラーメモリに格納する擬似ＬＲＵアルゴリズムを採用し、比較的アクセス頻度の高いデータとマスクアドレスとをミラーメモリに残すコントローラとを備える。 （もっと読む）

【課題】メモリセルとしてバイト単位のアクセスが可能であり、求められるアクセスに対して最適な単位でＥＣＣ処理を行うことが可能な不揮発性メモリ、メモリコントローラ、不揮発性メモリのアクセス方法、およびプログラムを提供する。
【解決手段】ワード単位でアクセス可能で固定レイテンシでアクセス可能な第１アクセスモードと可変レイテンシでアクセス可能な第２アクセスモードによりアクセス可能な不揮発性メモリセルアレイを少なくとも含む不揮発性メモリセルデバイスと、第１アクセス経路に配置され、第１アクセスモード時にメモリセルアレイから出力されたデータに対してＥＣＣを適用した誤り検出処理および訂正処理を行う第１ＥＣＣ処理部と、第２アクセス経路に配置され、第２アクセスモード時にメモリセルアレイから出力されたデータに対してＥＣＣを適用した誤り検出処理および訂正処理を行う第２ＥＣＣ処理部とを有する。 （もっと読む）

【課題】ＲＡＭの記憶容量を抑制しながらＲＡＭの記憶値を保証できるようにしたＲＡＭ値保証装置およびＲＡＭ値保証プログラムを提供する。
【解決手段】ＣＰＵは、ＯＳによりプログラムカウンタ６の示すアドレスを監視し、非保証プログラム領域９から保証プログラム領域１０にプログラムカウンタ６のアドレスが遷移することを確認すると、保証ＲＡＭ領域１２のデータとバックアップＲＡＭ領域１３のデータとを比較し、当該データが異なっているときには保証ＲＡＭ領域１２のデータをバックアップＲＡＭ領域１３のデータで更新する。ＣＰＵ８はＯＳによりプログラムカウンタ６の示すアドレスを監視し、更新許可領域１０ａから更新許可領域１０ｂにプログラムカウンタ６のアドレスが遷移することを確認すると、その遷移直前にＲＡＭ＿Ａ群バックアップ１３ａの更新を許可し、ＲＡＭ＿Ａ群バックアップ１３ａのデータをＲＡＭ＿Ａ群１２ａのデータで更新し、更新処理後にＲＡＭ＿Ａ群バックアップ１３ａの更新を禁止する。 （もっと読む）

【課題】ダブルレート型メモリの使用領域を有効活用しつつ使用環境に適したメモリアクセスを適切に行う。
【解決手段】複合装置は、メモリコントロール機能部３０によって複数のパラメータに基づいてアクセスされるダブルレート型のメモリ１３の所定の記憶領域を調整対象メモリ領域として、該調整対象メモリ領域のデータをメモリデータ記憶機能部２２へコピーし、所定タイミングに、メモリデータ記憶機能部２２のデータを、メモリ１３の該調整対象メモリ領域へ書き戻して該調整対象メモリ領域のデータと比較してパラメータを決定して、メモリコントロール機能部３０へ該メモリコントロール機能部３０がメモリ１３へのアクセスに用いるパラメータとして設定する。 （もっと読む）

【課題】実装面積を増大させることなく、ソフトエラーの発生を検出し、訂正できるようにする。
【解決手段】演算装置１０１（演算部）は、所定の演算により、複数の入力データ５０１に基づいて、誤り検出データ５０３を算出する。記憶装置１０２は、複数の入力データ５０１と、誤り検出データ５０３を記憶する。データ生成装置１０４（判定部・訂正部）は、記憶装置１０２が記憶した複数の入力データと記憶装置１０２が記憶した誤り検出データとの間に整合性があるか判定し、整合性がない場合、記憶装置１０２が記憶した複数の入力データと記憶装置１０２が記憶した誤り検出データとのうちから、誤っているデータを判定し、誤っていると判定したデータについて、正しいデータを算出する。 （もっと読む）