【課題】電流の集中や発熱の集中を低減することができるメモリモジュールおよび半導体記憶装置の提供を図る。
【解決手段】複数のメモリチップ１Ａ〜１Ｄが積層されたメモリモジュール１０であって、前記各メモリチップは、複数のブロックに分割されたメモリセル部ｂｌｏｃｋ０〜ｂｌｏｃｋ３と、入力アドレス信号を処理して、動作させるブロックを選択するアドレススクランブル回路１１Ａ〜１１Ｄと、を有する。 （もっと読む）

【課題】電子処理装置への電源電圧を最も効率の良い電力点で動作し、処理装置の出力の正確性を犠牲にすることなく、発生するエラーを修正することが可能な電圧制御方法を提供する。
【解決手段】プロセッサ又はメモリ要素を有する電子処理装置２への電源電圧を制御し電子処理装置の出力を受信する装置であって、当該装置は、電子処理装置の出力におけるエラーを検出するエラー検出手段５と、電子処理装置の出力において検出されたエラーの分析に基づいて、電子処理装置への電源電圧を適応的に変化させる手段６とを備える。装置は更に、電子処理装置の出力における検出されたエラーを修正する手段７を備える。 （もっと読む）

【課題】ＣＰＵの運用中においても、記憶部の検査のためにＣＰＵによるソフトウェアのデータ処理を一時停止させることがなく、記憶部の異常の有無をチェックすることができる情報処理装置及び記憶部検査方法を提供する。
【解決手段】ＣＰＵ１とは独立に設置された記憶制御部２は、ＣＰＵ１から書き込みようの処理データと書き込み先の記憶部３の指定アドレスを受け、検査用データを指定アドレスに書き込み、それを読み出す。記憶制御部２が備えるデータチェック部２０は、検査用データと読み出されたデータとを比較し、一致するかどうかを判定する。一致しなければ指定アドレスに異常があると判定し、その旨をＣＰＵ１に通知し、一致すれば、記憶制御部は処理データを指定アドレスに書き込む。 （もっと読む）

【課題】共有されるエラー・ビット・コードをもつ共通フレームにおいてデータおよびデータ・マスク・ビットを転送するためのシステム、方法および装置を提供する。
【解決手段】メモリ・システム１００は、ホスト１１０とメモリ・デバイス１２０との間でデータを転送するためにデータ・フレームを使用する。いくつかの場合には、システムは（別個のビット・レーンを介してではなく）データ・フレーム内で一つまたは複数のデータ・マスク・ビットも転送してもよい。システムは、データ・ビットおよびデータ・マスク・ビットをカバーするエラー・ビット・チェックサム（巡回冗長符号すなわちCRCのような）を生成してもよい。いくつかの実施形態では、データ・ビット、データ・マスク・ビットおよびチェックサム・ビットは共通フレームにおいて転送される。 （もっと読む）

【課題】省エネ復帰時間を短縮しながらハングアップすることなく確実に復帰させることを目的とする。
【解決手段】省エネモード中の電源を監視して（１００）、閾値以上の電圧が検出された場合には、省エネ復帰から通常復帰に切り換えて、メモリに記憶された展開情報を利用せずに、メモリを初期化して新たに情報を展開して復帰する通常復帰が行われるように制御し（１０４〜１１２）、閾値以上の電圧が検出されない場合にはメモリに記憶された展開情報を利用する省エネ復帰が行われるように制御する（１０４）。 （もっと読む）

【課題】スタックドメモリチップをシグナルインテグリティ等の問題を排除するように構成する。
【解決手段】第１の速度でアクセス可能な複数のセルから構成されるメモリコアを備え、垂直方向にスタックされた複数のＤＲＡＭ集積回路と、第１の速度よりも大きい速度で、ＤＲＡＭ集積回路とメモリバスとの間でインタフェースを設けるインタフェース集積回路と、メモリスペアリングとを備え、スタックされたＤＲＡＭ集積回路が（ｐ＋ｑ）個のＤＲＡＭ集積回路を備え、ｐ個のＤＲＡＭ集積回路が、メモリ集積回路の作業プールとして用いられる複数のＤＲＡＭ集積回路を備え、ｑ個のＤＲＡＭ集積回路が、メモリ集積回路のスペアプールとして用いられる複数のＤＲＡＭ集積回路を備える。 （もっと読む）

【課題】ダブルレート型メモリの使用領域を有効活用しつつ使用環境に適したメモリアクセスを適切に行う。
【解決手段】複合装置は、メモリコントロール機能部３０によって複数のパラメータに基づいてアクセスされるダブルレート型のメモリ１３の所定の記憶領域を調整対象メモリ領域として、該調整対象メモリ領域のデータをメモリデータ記憶機能部２２へコピーし、所定タイミングに、メモリデータ記憶機能部２２のデータを、メモリ１３の該調整対象メモリ領域へ書き戻して該調整対象メモリ領域のデータと比較してパラメータを決定して、メモリコントロール機能部３０へ該メモリコントロール機能部３０がメモリ１３へのアクセスに用いるパラメータとして設定する。 （もっと読む）

【課題】実装面積を増大させることなく、ソフトエラーの発生を検出し、訂正できるようにする。
【解決手段】演算装置１０１（演算部）は、所定の演算により、複数の入力データ５０１に基づいて、誤り検出データ５０３を算出する。記憶装置１０２は、複数の入力データ５０１と、誤り検出データ５０３を記憶する。データ生成装置１０４（判定部・訂正部）は、記憶装置１０２が記憶した複数の入力データと記憶装置１０２が記憶した誤り検出データとの間に整合性があるか判定し、整合性がない場合、記憶装置１０２が記憶した複数の入力データと記憶装置１０２が記憶した誤り検出データとのうちから、誤っているデータを判定し、誤っていると判定したデータについて、正しいデータを算出する。 （もっと読む）

【課題】ガベージコレクションの発生等に伴う他フラッシュメモリへのデータコピーを、コピーコマンドを使用する場合と同等に高速化する。
【解決手段】共通のデータ線が接続された複数のフラッシュメモリ部についてデータの読出／書込制御を行うように構成されたメモリ装置において、上記複数のフラッシュメモリ部のうち第１のフラッシュメモリ部に読出指示を行って当該第１のフラッシュメモリ部から上記共通のデータ線に読出データを出力させると共に、上記第１のフラッシュメモリ部から上記読出データが出力されるタイミングに応じたタイミングで、上記第１のフラッシュメモリ部とは異なる第２のフラッシュメモリ部に書込指示を行うことで、上記共通のデータ線に得られた上記読出データが上記第２のフラッシュメモリ部に書き込まれるようにする。 （もっと読む）

【課題】キャッシュ領域に転送済みのデータが消失することを防止することが可能な記憶装置のデータ保護装置を提供すること。
【解決手段】制御装置１０に備わった、データが格納される不揮発性データ記憶領域１４と、不揮発性データ記憶領域１４に格納されるデータを一時的に保存するキャッシュ領域１５とを有する記憶装置１３のデータ保護装置であって、入力電源から供給される電源の電圧を所定の電圧に変換する内部電源装置１１と、入力電源から供給される電源の電圧を監視し該電圧の低下を検出した時に電圧低下信号を出力する電源監視回路１２と、電圧低下信号を受信したときキャッシュ領域１５に保存されたデータを不揮発性データ領域１４に書き込む書き込み指令を出力する中央演算処理回路１６と、前記書き込み指令が出力されたとき、キャッシュ領域１５に保存されたデータを不揮発性データ記憶領域１４に書き込むようにした記憶装置のデータ保護装置。 （もっと読む）

【課題】記録装置が省電力モードからの復帰する時に、ＳＤＲＡＭに関する不要な初期化処理を省略して高速な復帰処理を行うことである。
【解決手段】動作状態から停止状態に遷移する際、ＳＤＲＡＭをセルフリフレッシュ動作させるかどうかの情報をフラグに保持する。停止状態からの復帰時にフラグを参照し、停止状態においてＳＤＲＡＭがセルフリフレッシュ動作を行っていた場合は初期化処理を省略する。 （もっと読む）

【課題】読み出しデータの３ｂｉｔエラーを考慮した上で、訂正可能エラーを判別することを可能にするメモリコントローラ及び情報処理装置を提供する。
【解決手段】ＥＣＣ機能付きメモリモジュールに接続され、メモリモジュールへのアクセスを制御するメモリコントローラにおいて、メモリモジュールから読み出された複数の読み出しデータについて、読み出しデータに対応するＥＣＣの符号情報を、メモリモジュールより読み出して、エラービットの有無及びエラービットの位置の検出を行うエラー検出部と、複数の読み出しデータを一時的に格納するバッファと、バッファに格納された複数の読み出しデータに、エラー検出部によって訂正可能エラーが検出されたデータが複数含まれ、かつ、検出されたデータのエラー検出位置が同じ場合に、複数の読み出しデータ全体として訂正可能なエラーを含むと判定する判定部と、を備える。 （もっと読む）

【課題】メモリ素子の情報を正常に読み出すことができる記憶媒体再生装置を提供すること。
【解決手段】電荷量の大小に関連付けて情報を記憶する記憶部１１０と、第１の閾値と、記憶部１１０に記憶された電荷量とを比較して、比較結果に基づいて記憶部１１０から電荷量に関連付けられた情報を読み出す比較部１０４ａ〜１０４ｃと、読出した情報に誤りが存在するか否かを判断する誤り検出部１０６と、情報に誤りが存在すると判断した場合に、比較部１０４ａ〜１０４ｃが情報を読み出す際に用いた第１の閾値と異なる値の第２の閾値を生成する閾値生成部１０７とを備え、比較部１０４ａ〜１０４ｃは、情報に誤りが存在すると判断した場合に、閾値生成部１０７が生成した第２の閾値を第１の閾値として記憶部１１０から情報読み出すことを特徴とする。 （もっと読む）

【課題】ＣＰＵの要求するメモリアクセスを処理すること。
【解決手段】複数のメモリモジュール１１０のページのうち、過熱状態にあるメモリモジュール１１０のページを、過熱状態にないメモリモジュール１１０のページへ移動させるべく、過熱状態にあるメモリモジュール１１０のページの仮想アドレスと、過熱状態にないメモリモジュール１１０のページの仮想アドレスとを入れ替えるメモリ管理部１５０を備える。 （もっと読む）

【課題】情報処理装置の記憶部に対する試験にかかる時間の短縮又は試験精度の向上を実現する。
【解決手段】同一の基礎パターンを隣り合わせて配設した基礎パターン対を含むテストパターン４２を、記憶部４の試験領域４０のうちの第１領域４０Ａに書き込み、書き込まれた前記テストパターン４２を前記試験領域４０のうちの第２領域４０Ｂに転送し、転送されたテストパターン４２を、前記第１領域４０Ａにおける前記書き込みが行なわれたアドレスから所定のシフト量だけシフトされたアドレスに転送するとともに、前記第１領域４０Ａあるいは前記第２領域４０Ｂの一方から他方に転送されたテストパターンにおける基礎パターン対の隣り合わせて配設された基礎パターン同士が等しいか否かを比較、判定することにより前記試験領域４０に対する書き込み及び読み出しを正しく行なえるか否かを検証する。 （もっと読む）

【課題】メモリを省電力状態にすることによる省電力効果を最大限に得る。
【解決手段】メモリを備えた計算機であって、メモリを、当該メモリに対するアクセスが可能な通常状態と、当該メモリにおける消費電力が通常状態よりも低減され、当該メモリに対するアクセスが不可能な省電力状態とのいずれかの状態にするメモリ電源制御部と、メモリに対するメモリアクセスエラーを検出する検出部とを有し、メモリ電源制御部は、メモリが省電力状態である場合に、当該メモリに対するメモリアクセスエラーが検出部にて検出されると、当該メモリを通常状態に変更する。 （もっと読む）

【課題】セルフリフレッシュモード時の消費電流量を低減させる。
【解決手段】データを格納する複数のメモリ２，３と、メモリ２，３を制御する各信号を入出力するメモリコントローラ１と、各信号を接続／切断可能なスイッチ２０と、を備え、メモリコントローラ１は、セルフリフレッシュモードへの移行時に、スイッチを切り替えて複数のメモリ２，３を、セルフリフレッシュモード時に電源供給されるメモリ２と、セルフリフレッシュモード時に電源遮断されるメモリ３と、に分け、電源遮断されるメモリ３上における保持が必要なデータを電源供給するメモリ２上に格納する。 （もっと読む）

【課題】電力分離およびバックアップ・システムを開示する。
【解決手段】電源異常状態が検出される時に、一時ストレージをＳＤＲＡＭにフラッシュする。フラッシュの後に、インターフェースを停止し、電力を、ＳＤＲＡＭサブシステムを除くチップの大半から除去する。ＳＤＲＡＭサブシステムは、データをＳＤＲＡＭからフラッシュ・メモリにコピーする。その途中で、データを暗号化し、かつ／またはデータ完全性署名を計算することができる。データを復元するために、ＳＤＲＡＭサブシステムは、データをフラッシュ・メモリからＳＤＲＡＭにコピーする。その途中で、復元されるデータを暗号化解除し、かつ／またはデータ完全性署名をチェックすることができる。 （もっと読む）

【課題】電力分離およびバックアップ・システムを開示すること。
【解決手段】電源異常状態が検出される時に、一時ストレージをＳＤＲＡＭにフラッシュする。フラッシュの後に、インターフェースを停止し、電力を、ＳＤＲＡＭサブシステムを除くチップの大半から除去する。ＳＤＲＡＭサブシステムは、データをＳＤＲＡＭからフラッシュ・メモリにコピーする。その途中で、データを暗号化し、かつ／またはデータ完全性署名を計算することができる。データを復元するために、ＳＤＲＡＭサブシステムは、データをフラッシュ・メモリからＳＤＲＡＭにコピーする。その途中で、復元されるデータを暗号化解除し、かつ／またはデータ完全性署名をチェックすることができる。 （もっと読む）

【課題】レジスタチップを搭載するためのコストを抑えつつ、メモリモジュールとメモリコントローラの間の通信を安定化させることのできる技術を提供する。
【解決手段】本発明に係るサーバ装置は、複数のメモリモジュールに対する命令を格納する共用レジスタを備える。メモリコントローラは、複数のメモリモジュールに対する命令を共用レジスタに格納し、共用レジスタは、メモリコントローラから受け取った命令を複数のメモリモジュールに対して並列出力する。 （もっと読む）