【課題】ストレージデバイスにおいて、記憶媒体の記憶容量の低下を抑制しつつ、誤り訂正能力を向上させる。
【解決手段】実施形態に係るストレージデバイス２は、第１の符号器１０と、記憶媒体８と、第２の符号器１２と、無線通信部９とを含む。第１の符号器１０は、書き込みデータの少なくとも一部に対応する第１の情報部と、第１の情報部の訂正に用いられる第１の冗長部とを含む第１の符号語を生成する。記憶媒体８は、第１の符号語を記憶する。第２の符号器１２は、第１の符号語又は第１の情報部に対応する第２の情報部の訂正に用いられる第２の冗長部を生成する。無線通信部９は、第２の冗長部を、外部の記憶装置３へ無線通信する。 （もっと読む）

【課題】コンピュータプログラムを予め記憶したＲＯＭを必要とせず、かつコンピュータプログラムの破損を容易に解消させる、ことを目的とする。
【解決手段】情報処理装置１０は、遠隔操作によって動作する遠隔装置に搭載され、コンピュータプログラムを実行するＣＰＵ２０、及び該コンピュータプログラムを記憶する書き込み可能なＲＡＭを備え、地上局５０が備える送受信装置５２から送信されるコンピュータプログラムを受信し、受信したコンピュータプログラムをＲＡＭへ転送し、ＲＡＭにコンピュータプログラムが記憶されている状態でＣＰＵ２０を起動させる。 （もっと読む）

【課題】、復号効率のよいメモリカード３を提供する。
【解決手段】メモリカード３は、複数のメモリセル１３Ｄと、ＨＢ読み出し電圧とＳＢ読み出し電圧とを、メモリセル１３Ｄに印加する制御を行うＣＰＵコア１１と、閾値電圧をもとにＬＬＲテーブルから取得したＬＬＲに基づき軟判定復号を行うＥＣＣ部１と、を具備し、第１のＬＬＲテーブル２０Ａから取得したＬＬＲに基づいた復号が失敗した場合に、最高電圧の第１のＨＢ読み出し電圧Ｈ０７を中心とする閾値電圧分布を測定し、閾値電圧分布の最小頻度電圧ＶＭと第１のＨＢ読み出し電圧Ｈ０７との差である第１のシフト値ΔＶ１が「負」の場合には、第２のＬＬＲテーブル２０Ｂから取得したＬＬＲに基づき復号を行い、第１のシフト値ΔＶ１が「正」の場合には、第３のＬＬＲテーブル２０Ｃから取得したＬＬＲに基づき復号を行う。 （もっと読む）

【課題】データページの読み込み時間の短縮を可能にするメモリシステムを提供する。
【解決手段】記憶装置は、所定の数のビットからなるデータページ１０２を複数有する不揮発性メモリ１００と、ビットの状態出力を要求するコントローラ１１０とを有し、不揮発性メモリ１００は、ビットの状態出力の要求を受けた際に、ビットの論理値を検査する論理回路１０３を有し、ビットが全て書き込み可または書き込み不可を示す論理値をコントローラに出力する。 （もっと読む）

【課題】複数の半導体メモリをストレージとして用いる場合のトータル的な応答性の向上を図ることのできる情報処理装置を提供する。
【解決手段】この情報処理装置は、複数の半導体メモリそれぞれの物理的特性を評価して、評価結果に見合った用途属性を、少なくとも一部の半導体メモリに割り当てる割当部と、データのライト命令に対して当該データのライト先として最適な用途属性の前記半導体メモリを判定する判定部とを具備する。複数の半導体メモリの物理的特性に個体差がある場合に、その半導体メモリの物理的特性が活かされるようにデータのライト先が判定部にて判定される。これにより、複数の半導体メモリを１つのストレージとして用いた場合のストレージのトータル的な応答性の向上を期待できる。 （もっと読む）

【課題】よりセキュリティを向上しつつ、正常でないＢＩＯＳによる起動を抑止すること。
【解決手段】本発明にかかる情報処理装置９は、ＢＩＯＳ（Basic Input/Output System）９１０が予め格納されたＢＩＯＳ記憶部９１と、正常なＢＩＯＳ９１０のデータと予め任意の値に定められた付加データとを含む合成データの誤り検出符号９２０を予め格納する符号記憶部９２と、ＢＩＯＳ記憶部９１に格納されたＢＩＯＳ９１０を起動するときに、ＢＩＯＳ９１０のデータと付加データとを含む合成データの誤り検出符号を生成し、生成した誤り検出符号と符号記憶部９２に格納された誤り検出符号９２０とを比較して、それらの誤り検出符号が一致しなかった場合、ＢＩＯＳ９１０の起動を抑止する管理部９３とを備える。 （もっと読む）

【課題】 記憶容量が不足する事態を抑制しながら、メモリにおける情報保持性能の信頼性を高める。
【解決手段】 更生部２を備える。当該更生部２は、メモリから読み出された情報に含まれるビット誤りの数を誤りビット数として前記メモリにおける予め定められたメモリ領域毎に計数する機能を備えている。また、更生部２は、その誤りビット数が予め定められた閾値以上である前記メモリ領域には、当該メモリ領域とは別のメモリ領域に事前に書き込まれていたバックアップ情報を上書きする機能を備えている。 （もっと読む）

【課題】より効率的に処理を実行できるようにする。
【解決手段】制御部は、データをｎビット単位でアクセスし、記憶部は、ｍビット単位の管理データを複数個組み合わせてｎビットになるように、管理データを記憶し、変換部は、制御部が管理データにアクセスする場合、ｍビット単位の管理データをｎビット単位の管理データに仮想的に変換する。 （もっと読む）

【課題】 冗長化した半導体メモリのデータ記録制御を行う従来のメモリ制御装置は、半導体メモリに格納した符号化データを復号する場合に、半導体メモリの故障情報を利用していないため、宇宙環境での冗長化されたデータの記録再生に係る信頼性を十分に高められなくなっている。
【解決手段】 ハミング符号を用いて複数の半導体メモリに冗長化してデータを記録し、ハミング符号を復号して、データが誤りの場合にはメモリ故障と判定してデータ誤りのある半導体メモリを除いてから多数決処理を行うことにより、冗長化前の正しいデータを再生することができる。 （もっと読む）

【課題】 長期間のデータ保持特性に優れ、読み出し時のデータの誤り検出および訂正を効率よく行うことのできる半導体記憶装置を実現する。
【解決手段】
金属酸化物を用いた可変抵抗素子を情報の記憶に用いる半導体記憶装置１において、当該可変抵抗素子を高抵抗状態に遷移させる場合に印加する書き換え電圧パルスの電圧振幅を、遷移後の高抵抗状態の抵抗値が時間の経過とともに上昇するデータ保持特性となる電圧範囲内に設定する。具体的には、当該電圧振幅を上昇させるに伴って遷移後の高抵抗状態の抵抗値が所定のピーク値に向って上昇する電圧範囲に設定する。そして、ＥＣＣ回路１０６によりデータ誤りが検出された場合、本来低抵抗状態であるべきデータが高抵抗状態に変化したとみなして、誤りが検出された全てのメモリセルの可変抵抗素子を低抵抗状態に書き換え、誤りが検出されたビットを訂正する。 （もっと読む）

【課題】データの信頼性の向上を低コストで実現可能な半導体装置を提供する。
【解決手段】例えば、相補メモリを備えた半導体装置において、書き込み時に、（Ｎ＋１）ビットの正極（Ｐｏｓｉ）データに対してパリティービットを生成し、（Ｎ＋１）ビットの負極（Ｎｅｇａ）データに対してパリティービットを生成する。読み出し時には、正極側および負極側のそれぞれに対してパリティーチェックを行うと共に、正極データと負極データを各ビット番号毎に比較する。ここで、正極データと負極データが同一データとなっているビット番号が存在した場合、正極側のパリティーチェック結果が異常であれば正極データの当該ビット番号を誤データとして特定でき、逆に負極側のパリティーチェック結果が異常であれば負極データの当該ビット番号を誤データとして特定できる。 （もっと読む）

【課題】印刷データのリード速度が低下することを抑制すると共に、リードエラーを回復可能な半導体不揮発性記憶素子を搭載した印刷装置及びその制御方法を提供する。
【解決手段】装置全般の制御を司る制御部２１０は、高い処理スピードが要求される処理動作を実行することを検知する。制御部２１０は、データを記憶すると共にデータのリード時にリフレッシュする機能を持つ記憶部制御部２２１を備えた記憶部２２０からデータをリードする時にリフレッシュ動作を停止させるためのリフレッシュ停止手段を備える。制御部２１０は、高い処理スピードが要求される処理動作の際にリフレッシュ動作を停止させた場合に、高い処理スピードが要求される処理動作の終了後にリフレッシュ動作を許可するためのリフレッシュ許可手段を備える。 （もっと読む）

【課題】ＲＡＭの記憶容量を抑制しながらＲＡＭの記憶値を保証できるようにしたＲＡＭ値保証装置およびＲＡＭ値保証プログラムを提供する。
【解決手段】ＣＰＵは、ＯＳによりプログラムカウンタ６の示すアドレスを監視し、非保証プログラム領域９から保証プログラム領域１０にプログラムカウンタ６のアドレスが遷移することを確認すると、保証ＲＡＭ領域１２のデータとバックアップＲＡＭ領域１３のデータとを比較し、当該データが異なっているときには保証ＲＡＭ領域１２のデータをバックアップＲＡＭ領域１３のデータで更新する。ＣＰＵ８はＯＳによりプログラムカウンタ６の示すアドレスを監視し、更新許可領域１０ａから更新許可領域１０ｂにプログラムカウンタ６のアドレスが遷移することを確認すると、その遷移直前にＲＡＭ＿Ａ群バックアップ１３ａの更新を許可し、ＲＡＭ＿Ａ群バックアップ１３ａのデータをＲＡＭ＿Ａ群１２ａのデータで更新し、更新処理後にＲＡＭ＿Ａ群バックアップ１３ａの更新を禁止する。 （もっと読む）

【課題】記憶手段を有する第１チップと、記憶手段に対してメモリデータの読み出しを指示する指示手段、及び、少なくとも多数決により、読み出された制御用データの信頼性を判定する判定手段を有する第２チップと、を備える半導体装置において、データ信頼性を向上しつつ、第２チップの体格増大を抑制する。
【解決手段】制御用データは、記憶先のアドレスの一部に対応するチェック用データが付加されてなるメモリデータとして、１つの制御用データにつき異なる３つのアドレスに記憶される。１つの制御用データに関する各アドレスにおいて、チェック用データに対応する一部を除く部分は、互いに異なるとともに複数の制御用データで同じとされる。また、３つのメモリデータに関し、制御用データ同士、チェック用データ同士、及び該チェック用データに対応するアドレスの一部同士は、それぞれ同じ或いはミラー反転の関係にある。 （もっと読む）

【課題】複数の情報処理装置のソフトウェア環境を簡単にバックアップすることができる情報処理システムを提供する。
【解決手段】複数の情報処理装置とＵＳＢメモリーと、から成る情報処理システムであって、ＵＳＢメモリーは情報処理装置を制御する外部ＯＳと、情報処理装置で実行する処理を定義したコマンドファイルを記憶し、各情報処理装置は外部ＯＳを起動する装置起動部と、コマンドファイルに基づく処理を実行するコマンド実行部を備え、コマンドファイルにはバックアップ処理が定義されており、ＵＳＢメモリーが接続された情報処理装置は、コマンドファイルに基づいて自身のシステム情報をバックアップすると共に、他の情報処理装置にバックアップの実行要求を送信し、他の各情報処理装置はバックアップの実行要求に基づいて自身のシステム情報をバックアップする。 （もっと読む）

【課題】読み出し動作開始から読み出し動作完了までの処理時間を可及的に低減する。
【解決手段】制御部は、不揮発性メモリに格納されているデータを読み出す際、読み出し電圧管理情報に記録されている読み出し電圧の値を用いて不揮発性メモリからデータを読み出して、誤り検出部が読み出されたデータに誤りを検出したとき、誤り検出部が読み出されたデータに誤りを検出しなくなるまで読み出し電圧を変更して前記不揮発性メモリからデータの再読み出しを行い、誤り検出部が読み出されたデータに誤りを検出しなくなったとき、読み出し電圧管理情報に記録されている読み出し電圧を更新する。 （もっと読む）

【課題】高速な誤り訂正を可能とし、誤り訂正回路の規模や消費電力の増大を抑えることができる誤り訂正回路およびメモリ装置、並びに誤り訂正方法を提供する。
【解決手段】冗長化された奇数個の二値情報を電流値で入力する入力手段１５３と、前記入力手段から入力する前記奇数個の電流値の和を電圧に変換する変換手段１５１と、前記変換手段が出力する前記電圧が予め設定された第１閾値以上であるか否かに応じて二値情報を出力する第１判定手段１５２とを備える。 （もっと読む）

【課題】読み出しデータの３ｂｉｔエラーを考慮した上で、訂正可能エラーを判別することを可能にするメモリコントローラ及び情報処理装置を提供する。
【解決手段】ＥＣＣ機能付きメモリモジュールに接続され、メモリモジュールへのアクセスを制御するメモリコントローラにおいて、メモリモジュールから読み出された複数の読み出しデータについて、読み出しデータに対応するＥＣＣの符号情報を、メモリモジュールより読み出して、エラービットの有無及びエラービットの位置の検出を行うエラー検出部と、複数の読み出しデータを一時的に格納するバッファと、バッファに格納された複数の読み出しデータに、エラー検出部によって訂正可能エラーが検出されたデータが複数含まれ、かつ、検出されたデータのエラー検出位置が同じ場合に、複数の読み出しデータ全体として訂正可能なエラーを含むと判定する判定部と、を備える。 （もっと読む）

【課題】復号の処理速度が速いメモリカード３を提供する。
【解決手段】メモリカード３は、１個のメモリセルに記憶する、読み出し単位であるページが異なる３ビットのデータを、８個の閾値電圧分布に基づく確率を用いた反復計算により復号を行うときに、ハードビット読み出しのための７個の基準電圧のそれぞれと、ソフトビット読み出しのための、それぞれの基準電圧よりも低い電圧および高い電圧からなる複数の中間電圧と、からなる７組の電圧セットのうち、読み出すページに属する１ビットデータの読み出しに必要な電圧セットの電圧を選択し、選択した前記電圧セットの電圧を読み出し電圧として前記メモリセルに印加する制御を行うワード線制御部２１と、対数尤度比を記憶する対数尤度比テーブル記憶部２２と、読み出したデータを対数尤度比を用いてＥＣＣフレーム単位で復号をする復号器１と、を有する。 （もっと読む）