【課題】コンピュータプログラムを予め記憶したＲＯＭを必要とせず、かつコンピュータプログラムの破損を容易に解消させる、ことを目的とする。
【解決手段】情報処理装置１０は、遠隔操作によって動作する遠隔装置に搭載され、コンピュータプログラムを実行するＣＰＵ２０、及び該コンピュータプログラムを記憶する書き込み可能なＲＡＭを備え、地上局５０が備える送受信装置５２から送信されるコンピュータプログラムを受信し、受信したコンピュータプログラムをＲＡＭへ転送し、ＲＡＭにコンピュータプログラムが記憶されている状態でＣＰＵ２０を起動させる。 （もっと読む）

【課題】よりセキュリティを向上しつつ、正常でないＢＩＯＳによる起動を抑止すること。
【解決手段】本発明にかかる情報処理装置９は、ＢＩＯＳ（Basic Input/Output System）９１０が予め格納されたＢＩＯＳ記憶部９１と、正常なＢＩＯＳ９１０のデータと予め任意の値に定められた付加データとを含む合成データの誤り検出符号９２０を予め格納する符号記憶部９２と、ＢＩＯＳ記憶部９１に格納されたＢＩＯＳ９１０を起動するときに、ＢＩＯＳ９１０のデータと付加データとを含む合成データの誤り検出符号を生成し、生成した誤り検出符号と符号記憶部９２に格納された誤り検出符号９２０とを比較して、それらの誤り検出符号が一致しなかった場合、ＢＩＯＳ９１０の起動を抑止する管理部９３とを備える。 （もっと読む）

【課題】プログラムの誤動作の発生を抑制する。
【解決手段】動作制御部は、プログラムを実行するＣＰＵと、プログラムを格納するとともにプログラムの実行に伴って発生するデータを格納するメインメモリ５１２とを有している。メインメモリ５１２は、読み書き可能であって、電源を供給しなくても、記憶している情報を保持することが可能なＭＲＡＭ６１と、電源を供給しないと、記憶している情報を保持することができないＤＲＡＭ６２とを備えており、ＭＲＡＭ６１の一部領域にはプログラム等が格納されるＲＯＭ領域Ａ１が設けられ、ＭＲＡＭ６１の残りの領域およびＤＲＡＭ６２のすべての領域にはデータ等が格納されるＲＡＭ領域Ａ２が設けられる。ＣＰＵがリセットされると、ＲＯＭ領域Ａ１の記憶内容をそのままとする一方でＲＡＭ領域Ａ２の記憶内容を消去し、ＲＯＭ領域Ａ１から読み出したプログラムを実行する。 （もっと読む）

【課題】 記憶容量が不足する事態を抑制しながら、メモリにおける情報保持性能の信頼性を高める。
【解決手段】 更生部２を備える。当該更生部２は、メモリから読み出された情報に含まれるビット誤りの数を誤りビット数として前記メモリにおける予め定められたメモリ領域毎に計数する機能を備えている。また、更生部２は、その誤りビット数が予め定められた閾値以上である前記メモリ領域には、当該メモリ領域とは別のメモリ領域に事前に書き込まれていたバックアップ情報を上書きする機能を備えている。 （もっと読む）

【課題】BIOSデータがOS起動中に破壊されてしまっても、そのBIOSデータを復元することが可能な電子機器を提供する。
【解決手段】 本実施形態の電子機器（100）は、電源（15）が投入された際に、データを記憶する第１の記憶手段（12）に格納されているBIOSデータを、第１の記憶手段（12）とは異なる第２の記憶手段（13）にコピーし、OSを終了する際に、第１の記憶手段（12）に格納されているBIOSデータと、第２の記憶手段（13）にコピーしたBIOSデータと、を比較し、双方のBIOSデータが異なる場合は、第２の記憶手段（13）にコピーしたBIOSデータを、第１の記憶手段（12）にコピーする。 （もっと読む）

【課題】同一のデータが書き込まれた全ての領域に破壊された部分が存在する場合においても、破壊されたデータを修復すること。
【解決手段】ＣＰＵ１は、全ての領域Ｒ０〜ＲＮの同一オフセットアドレスのワードデータを１ワード分だけフラッシュＲＯＭ６から読み出し、ワードデータが同じならば次の１ワード分のワードデータを読み出し、ワードデータが１個でも異なるならば、全ての領域Ｒ０〜ＲＮのワードデータをマージすることでワードデータを再構築する。 （もっと読む）

【課題】製造コストの削減や小型軽量化を図ると共に、スループットの低下を回避しつつ、オブジェクトプログラムを実行するタイミングでの誤り検出が可能となる。
【解決手段】プログラム実行装置１２０は、オブジェクトプログラムを実行する命令実行部２２０と、オブジェクトプログラムを一時的に保持するキャッシュメモリ２２２と、命令実行部によるオブジェクトプログラムのフェッチ要求を契機に、オブジェクトプログラムを読み込み、キャッシュメモリに保持させるプログラム読込部２２４と、読み込まれたオブジェクトプログラムに対し、順次、チェックコード導出式を計算し、ブロック単位でチェックコードを生成し、オブジェクトプログラムに予め挿入されているチェックコードと比較してオブジェクトプログラムの正否をブロック単位で判定するチェックコード判定部２２６とを備える。 （もっと読む）

【課題】ハードウェアの誤動作などによるデータの誤書込みや誤読出しを未然に防止することができる携帯可能電子装置およびＩＣカードを提供することである。
【解決手段】実施形態に係る携帯可能電子装置は、揮発性メモリおよび不揮発性メモリを備え、外部から入力される命令を解釈して所定の処理を実行し、その結果を外部へ出力する携帯可能電子装置において、命令を解釈して実行するプログラムのうち一部のプログラムを除く残りのプログラムは前記不揮発性メモリにあらかじめ格納され、かつ、前記一部のプログラムは前記不揮発性メモリの特定領域にあらかじめ格納されており、外部から命令が入力されると、前記不揮発性メモリの特定領域に格納されている一部のプログラムを前記揮発性メモリの特定領域に展開し、当該命令を解釈して実行するプログラムの実行中に前記揮発性メモリの特定領域に格納された一部のプログラムが参照あるいは呼び出される。 （もっと読む）

【課題】不揮発性メモリからプログラムを読み出して電子機器を起動する場合の信頼性を向上させるプログラム起動制御方法および電子機器を提供する。
【解決手段】電子機器は、表示部１２と、操作部１３と、起動するための同一の起動用プログラムを格納した複数のＮＡＮＤフラッシュメモリ１０２，１０３とを有し、メモリ１０２から読み出した第１起動用プログラムのデータ誤りを検出すると（Ｓ２０３；Ｙ）、メモリ１０３から第２起動用プログラムを読み出し（Ｓ２０４）、第１起動用プログラムを第２起動用プログラムで書き換えるか否かの選択メッセージを表示部１２に表示させ（Ｓ２０５）、操作部１３を通して書き換えが選択されると（Ｓ２０６；Ｙ，Ｓ２０７；Ｙ）、書き換えを実行する（Ｓ２０８−Ｓ２１１）。 （もっと読む）

【課題】動作に重要なプログラムが書き込まれているフラッシュＲＯＭ上の物理的な記憶領域のデータが不良になっている場合にもプログラムを実行できるようにする。
【解決手段】この情報処理装置は、複数のカラムを一単位とするブロック単位にデータを記憶可能な物理的な記憶領域を有するフラッシュメモリと、前記フラッシュメモリの物理的な記憶領域からデータを読み出し、読み出したデータのエラー箇所を、前記記憶領域の物理的な記憶位置から読み取った第１エラー訂正符号に基づいて第１のエラー訂正を行うことで修復する第１エラー訂正部と、前記第１エラー訂正手段によるエラー訂正の結果、前記エラー箇所が修復できなかった場合、前記フラッシュメモリから読み出した前記データに含まれる第２エラー訂正符号に基づいて第２のエラー訂正を行うことで前記エラー箇所を修復する第２エラー訂正部とを備える。 （もっと読む）

【課題】二重化したファームウェアの両方が破損してしまった場合でもリカバリすることができる。
【解決手段】二重化したファームウェアそれぞれについて、そのプログラム本体であるプログラム部５０を、複数のプログラムブロック１〜ｎ（５１）に分割して記憶する。また、ヘッダ部４０には各プログラムブロック５１毎に対応するＳＵＭ４５を記憶し、このＳＵＭ４５を用いて各プログラムブロック５１毎に破損したか否かをチェックする。二重化したファームウェアの両方が破損してしまった場合でも、一方において破損したプログラムブロック５１が、他方においては破損していない場合には、他方のプログラムブロック５１を用いてリカバリすることができる。 （もっと読む）

【課題】適切なタイミングでプログラムデータのチェックを実行しつつ、ＣＰＵにチェック処理の以外の処理を実施させることが可能なデータチェック回路を提供する。
【解決手段】メモリにアクセスするためのバスにバスマスタとして接続されるＣＰＵから、メモリに格納されたデータが正しいか否かの検出開始を指示する指示信号が出力されると、バスの占有を調停する調停回路に対してバスの占有を要求するための要求信号を出力する要求信号出力回路と、調停回路が要求信号に基づいてバスの占有を許可する許可信号を出力すると、バスを介してメモリに格納されたデータを取得するデータ取得回路と、データ取得回路が取得した取得データに対し、取得データが正しいか否かを検出するための処理を施すデータ処理回路と、を備えることを特徴とするデータチェック回路。 （もっと読む）

【課題】不揮発性メモリのアクセス速度や装置への過負荷等といった性能面への影響を低減可能とする。
【解決手段】ブート実行手段３２０は、各種制御プログラム１０１ｉ〜１０３ｉをロードエリア２１０にロードし、かつ照合用エリア２２０に対して制御プログラム１０１ｉのイメージ１０１０ｉをコピーする。照合復旧・前処理プログラム１０２ｉは、制御プログラム１０１ｉのイメージと照合用エリア２２０上の同イメージ１０１０ｉを照合する。一致する場合に制御プログラム１０１ｉを実行させる。相違がある場合に不揮発性メモリ１００上の制御プログラム１０１ｉのイメージをロードエリア２１０に再ロードし、照合用エリア２２０上にコピーし、制御プログラム１０１ｉを実行させる。その後、照合復旧・後処理プログラム１０３ｉは、再度照合処理を実行し、一致する場合に照合復旧・前処理プログラム１０２ｉ＋１を実行させる。 （もっと読む）

【課題】本構成を有さない場合に比べ、メモリに対する異常データの書込みに対処することができるメモリ制御装置及びメモリ制御プログラムを提供する。
【解決手段】生成した識別子をＩＤレジスタ３２に設定し、データバス３０に出力された合成データに含まれる識別子とＩＤレジスタ３２に設定されている識別子が一致する場合は、比較回路３４により出力された、ＬレベルのＷＥ信号によりＮＶＭ２０に書込データが書込まれ、記憶される。 （もっと読む）

【課題】セキュアメモリインターフェースを提供すること。
【解決手段】セキュアメモリインターフェースは、セキュアモードが活性化された場合に、メモリ装置に対する欠陥注入を探知するように読出部、書込部、及びモード選択部を含む。モード選択部は、データプロセッシング部から生成されたメモリアクセス情報を使用してセキュアモードを活性化または非活性化する。従って、データプロセッシング部はメモリ装置に保存されたセキュアデータの量と位置を柔軟に指定することができる。 （もっと読む）

【課題】情報処理装置においてエラーが生じた場合に、充分なエラー対応を行なうことができるようにする。
【解決手段】メモリ１６においてエラーが生じた際に、複数のプロセッサ１０のうちの一のプロセッサ１０ａが一のメモリ１６ａに格納されたエラー対処プログラム２０ａを実行し、一のプロセッサ１０ａがエラー対処プログラム２０ａを正常に動作させることができない場合に、他のプロセッサ１０ｂが一のメモリ１６ａとは異なる他のメモリ１６ｂに格納されたエラー対処プログラム２０ｂを実行する。 （もっと読む）

【課題】メインプログラムをＮＡＮＤ型フラッシュメモリに格納する情報処理装置において、ブートストラッププログラムをＮＯＲ型フラッシュメモリに格納すると、システムのコストが高くなる。
【解決手段】電源投入後、転送装置１４は、第１の記憶装置１１に格納された、第１の誤り検査符号１１４付きのブートストラッププログラム１１１を検出し、誤り検出／訂正処理を施して第２の記憶装置１２に転送する。転送が正常に完了した場合、ＣＰＵ１０は、第２の記憶装置１２上のブートストラッププログラム１１１を実行することにより、第２の誤り検査符号１１５付きのメインプログラム１１２に誤り検出／訂正処理を施して第３の記憶装置１３に転送し、第３の記憶装置１３上のメインプログラム１１２に分岐する。これにより、ＮＯＲ型フラッシュメモリを使用せずに、システムブートを行える。 （もっと読む）

【課題】メモリデバイスに記憶されるデータを安全に更新できるデータの更新方法を提供する。
【解決手段】ホストデバイス２と接続可能なメモリデバイス１で、メモリ部５とメモリコントローラ６とを有し、メモリ部５が、複数の異なる属性を有するパーティションに分割可能である第１のメモリ部３と、メモリコントローラ６が管理するワークスペース４とからなるメモリデバイス１に記憶されるデータの更新方法であって、パーティションにデータを書き込むための複数の異なる書き込み方法の中から、パーティションの属性に応じて選択された一の書き込み方法を用いて更新処理を行う。 （もっと読む）

【課題】ＲＯＭを有さない第１半導体チップに、第２半導体チップのＲＯＭから第１半導体チップ用のプログラムを転送した後、長期間、プログラムのベリファイを行なう機会が無いので、プログラムの信頼性が低下する。
【解決手段】電池の装着時など、携帯端末の使用を開始するときに、第２半導体チップのＲＯＭから第１半導体チップのＲＡＭにプログラムの転送を行ない、その後、待ち受け状態において、着信の頻度に応じて決定されたベリファイ周期に基づいて、周期的に第１半導体チップのＲＡＭに記憶されたプログラムのベリファイを実行する。 （もっと読む）

【課題】フラッシュＲＯＭの破壊時、対応を待つ間のデッドタイムを短縮する。
【解決手段】フラッシュＲＯＭ２を論理的に上位ビット領域と下位ビット領域に分割し、同一データとする。ＲＯＭ２の最上位アドレス信号をスイッチＳＷで切り替えることで各領域を論理的に入れ換えることができる。ＣＰＵ１にＳＷより反転・非反転選択信号BOOT_RESCUEを入力する。主電源ＯＮによりブートが開始され、ＳＷオフではＲＯＭ２の最上位アドレス信号Ａ２１は非反転で、上位ビット領域よりブートが開始される。ＳＷオンではＡ２１が反転されて下位ビット領域よりブートが開始される。ＣＰＵ１はBOOT_RESCUEが１であれば、通常のシステム起動処理を実行する。BOOT_RESCUEが０であれば、ＲＯＭ２に問題が発生したのでＳＷを操作する。この場合は下位ビット領域のデータを上位ビット領域に全てコピーして上位ビット領域を修復する。 （もっと読む）