【課題】本発明は、エラー処理方法及び情報処理装置に関し、ハーバードアーキテキチャを有するＣＰＵの命令バス又はデータバスで発生したバスエラーを適切に処理可能とすることを目的とする。
【解決手段】ＣＰＵのバスで発生したエラーを処理するエラー処理方法において、ＣＰＵの命令バス及びデータバスのうち少なくとも一方のバスで発生したバスエラーをバスエラー入力手段によりＣＰＵに入力し、バスエラーをＣＰＵ内のバスエラーカウンタでカウントし、バスエラーカウンタの値に基づいてＣＰＵに接続されたメモリ部の領域を指定するように構成する。 （もっと読む）

【課題】誤ったインストラクションあるいはデータを用いて間違った処理が行なわれることを防止することができる携帯可能電子装置およびＩＣカードを提供する。
【解決手段】ＥＥＰＲＯＭと、このＥＥＰＲＯＭに対するアクセスを行なうＣＰＵと、このＣＰＵの動作プログラムが格納されたＲＯＭと、インストラクションを格納するインストラクションバッファと、プログラムカウンタとを有するＩＣカードにおいて、ＣＰＵがＲＯＭ内のプログラムを実行する際に、現在プログラムカウンタに指定されているインストラクションの次に実行されるインストラクションをインストラクションバッファに格納しておき、プログラムカウンタが次のアドレスに進んだときに、インストラクションバッファ内のインストラクションと現在プログラムカウンタが指定しているインストラクションとを照合し、両インストラクションが一致した場合にＣＰＵによる当該インストラクションの実行を許可する。 （もっと読む）