【課題】レジスタからの読み出しデータにおける誤り検出時に、プログラム実行動作を停止することなく、継続して実行可能である演算処理装置を提供する。
【解決手段】演算処理装置は、レジスタから読み出したデータのエラーを検出し訂正する訂正制御部と、命令の実行要求に応じてキャッシュ領域又はノンキャッシュ領域にアクセスするとともに、実行要求された一の命令がノンキャッシュ領域にアクセスするロード命令であることを通知するキャッシュ制御部と、一の命令がノンキャッシュ領域にアクセスするロード命令であることがキャッシュ制御部により通知されると、一の命令をキャッシュ制御部に実行させる間、他の命令の実行を待たせることにより、ノンキャッシュ領域にアクセスするロード命令の実行中にエラーが検出されないようにする命令実行制御部とを含む。 （もっと読む）

【課題】より少ない回路量で数値的に大きな誤差をもつエラーを効率的に検出する浮動小数点演算回路を提供する。
【解決手段】上記課題を解決するために、浮動小数点演算回路に、第１の演算結果を出力する第１の演算器１０１と、第２の演算結果を出力する第２の演算器１０２と、第１の演算結果と第２の演算結果とについて所定ビット幅の比較を行う比較回路１０３と、を備える。 （もっと読む）

【課題】本発明は、エラー処理方法及び情報処理装置に関し、ハーバードアーキテキチャを有するＣＰＵの命令バス又はデータバスで発生したバスエラーを適切に処理可能とすることを目的とする。
【解決手段】ＣＰＵのバスで発生したエラーを処理するエラー処理方法において、ＣＰＵの命令バス及びデータバスのうち少なくとも一方のバスで発生したバスエラーをバスエラー入力手段によりＣＰＵに入力し、バスエラーをＣＰＵ内のバスエラーカウンタでカウントし、バスエラーカウンタの値に基づいてＣＰＵに接続されたメモリ部の領域を指定するように構成する。 （もっと読む）

【課題】記憶ユニットから予期しないデータを処理ユニットが受信しても正常に動作できるようにする。
【解決手段】命令入力１２から受けるデータ値に関連付けられ、一定のの動作を始めるように適合された少なくとも１つの予め定められた処理命令を有する予め定められた処理命令のセットを実行する処理ユニット３と、データ値を格納する複数のメモリセル５を有する記憶ユニット２と、上記メモリセル５のデータ値を検出する検出ユニット６と、上記命令入力１２に連結され、検出が成功した場合には、上記メモリセル５の検出されたデータ値を供給すると共に、検出が不成功の場合には、予め定められたデータ値を供給するデータ出力７とを備え、上記予め定められたデータ値は、処理ユニット３を介して実行される上記一定の動作を始めるように適合された上記予め定められた処理命令に位置付けられる。 （もっと読む）

【課題】構造が簡単で設計や検証にかかる期間が短く、複数のタスクを実行するときにバスエラーの原因ではないタスクの保護を実現する。
【解決手段】命令フェッチに起因するバス要求をバスインタフェースユニット４に要求し，バスインタフェースユニット４に出力した命令フェッチ要求の内，処理が終わっていない要求を記憶する第１の要求キュー装置８を備える命令フェッチユニット１６と、ロード命令又はストア命令に起因するバス要求をバスインタフェースユニットに要求するロード・ストアユニット３と、命令フェッチユニット１６からの命令をデコードするデコードユニット１と、デコードユニット１からの命令を実行する実行ユニット２と、デコードユニット１，実行ユニット２，ロード・ストアユニット３からの入力信号のいずれか１つでもアクティブになると、出力信号をアクティブにして、命令フェッチユニット１６に入力するオア・ユニット１０とを備える。 （もっと読む）

【課題】 回路面積を大きくすることなく、メモリ内の命令の誤り訂正を高精度に行なうことができる命令実行装置を提供する。
【解決手段】 ＥＣＣ回路１２は、メモリ１１から出力される命令を取得して、命令の誤りを検出し、検出した誤りを訂正した命令の生成または検出した誤りを訂正するためのデータを生成する。ＣＰＵ１３は、ＥＣＣ回路１２を経由することなく、メモリ１１から出力される命令を取得して、命令をパイプライン処理する。ＥＣＣ回路１２は、誤りを検出したときには、誤りを検出した命令を特定し、かつ検出した誤りを訂正した命令または検出した誤りを訂正するためのデータを特定する誤り訂正情報をＣＰＵ１３に通知する。ＣＰＵ１３は、誤り訂正情報を受けて、誤りを検出した命令のパイプライン処理を一旦停止し、誤りを訂正した命令をパイプライン処理の最初のステージに投入する。 （もっと読む）