説明

Fターム[5B035AA02]の内容

デジタルマーク記録担体 (44,834) | 目的 (6,784) | 高速化 (297)

Fターム[5B035AA02]に分類される特許

101 - 120 / 297


【課題】搬送波からクロック信号の抽出が出来ないときも内部動作が停止することなく通信動作を行うことができる非接触インタフェース技術を提供する。
【解決手段】変調された搬送波をアンテナ(10)から入力し、入力した搬送波から抽出したクロック信号(CLKREF)に基づいて内部クロック信号(CLKPLL)を生成し、内部クロック信号に同期動作する半導体装置(11)において、抽出されたクロック信号を入力して内部クロック信号を生成するPLL回路(13)に、前記搬送波から抽出されたクロック信号が離散的に途切れた場合に内部クロック信号をその直前の周波数に維持させる電圧制御発振機能を搭載する。これにより、前記搬送波から抽出されるクロック信号が途切れてもデコードやバスインタフェースなどの内部のデータ処理を継続することができる。 (もっと読む)


【課題】認証用情報の照合開始からデータの読出終了までの処理時間を短縮化でき、利便性が著しく高まる携帯可能電子装置およびICカードを提供する。
【解決手段】読出データと認証用情報とを対応させて不揮発性メモリに記憶しておき、照合コマンドとともに認証用情報が入力されると、当該認証用情報と不揮発性メモリに記憶してある認証用情報とを照合し、両認証用情報が一致した場合、当該認証用情報と対応する読出データを不揮発性メモリから読出し、この読出した読出データを当該照合結果とともに上記照合コマンドに対する応答として端末装置へ出力し、両認証用情報が不一致の場合、当該照合結果を上記照合コマンドに対する応答として端末装置へ出力する。 (もっと読む)


【課題】データ大容量化且つ高速転送を可能とする半導体メモリを提供すること。
【解決手段】基板7の一方の面上に実装された半導体メモリ3A、3Bと、前記基板7の他方の面上に実装され、前記半導体メモリ3A、3Bを制御するコントローラ12と、前記コントローラ12を介して、前記半導体メモリ3A、3Bに信号の入出力を行う複数の入出力端子6と、複数の前記入出力端子6と前記コントローラ12とを電気的に接続する複数の抵抗素子5と、前記抵抗素子5の一端と前記コントローラ12とを接続する複数の第1配線70と、前記抵抗素子5の他端と前記入出力端子6とを接続する複数の第2配線71と、を具備し、複数の前記第1配線70の配線長の各々は4.0mm以下で形成される。 (もっと読む)


【課題】データの読み出しを高速に行なうことが可能なメモリシステムを得ること。
【解決手段】データの読み出し/書き込みが行われるNANDフラッシュと、NANDフラッシュよりも高速なデータの書き込みが行われるWCと、NANDフラッシュよりも高速なデータの読み出しが行われるRCと、NANDフラッシュ、WC、RCを制御して、ホスト機器から読み出し要求のあったデータをホスト機器に転送するコントローラと、を具備し、コントローラは、ホスト機器からの読み出し要求で指定される要求転送範囲Xのデータ範囲から、要求転送範囲Xの先頭部分aに続く前段部Aのデータ範囲と前段部Aに続く後段部Bのデータ範囲とを設定し、前段部Aに対応するデータをWCまたはRCからホスト機器に転送開始した後、後段部Bに対応するデータをWCまたはRCから検索する。 (もっと読む)


【課題】高速転送が可能なメモリカード1、高速転送が可能なホストデバイス2、および、高速転送が可能なサンプリングクロックの調整方法を提供する。
【解決手段】
メモリカード1は、コマンド信号、レスポンス信号、データ信号およびステータス信号を、クロック信号と同期して送受信するための制御を行うメモリコントローラ11と、クロック信号をサンプリングクロック信号として位相を調整するためにホストデバイス2が使用するチューニングパターン信号を送信するためのチューニングパターン信号を記憶するメモリ側パターン信号記憶部15とを有し、第1のチューニングパターン信号をコマンドライン32を介して、第2のチューニングパターン信号をデータライン21を介して、同時に送信する。 (もっと読む)


【課題】受信情報の解析を正確に行うことを可能とする通信装置を実現する。
【解決手段】無線通信による受信信号から受信情報の検出処理を実行する構成において、検波部がキャリア信号に重畳された受信情報を入力して受信情報を含む検波信号を生成し、等化処理部がこの検波信号に含まれる歪み、すなわち無線通信路において発生した歪みを補正する。等化処理部において補正された信号を例えばコンパレータなどによって構成される検出部に入力して受信情報を取得する。本構成により、通信路において発生する歪みが等化処理部において補正され、補正信号から受信情報の取得を行う構成としたので例えば伝送レートの高い通信などにおいても正確な情報伝送が可能となる。 (もっと読む)


【課題】消費電流の浪費を低減させて消費電力を小さくし、外部装置から送信される振幅変調されたデータ波形から振幅の変化量の検出を容易に行なえ、特に高速通信に有効な非接触型携帯可能電子装置および非接触型ICカードを提供する。
【解決手段】非接触型カードリーダ・ライタから送信される電磁波を受信し、この受信した電磁波により動作電圧を生成して動作し、非接触型カードリーダ・ライタから振幅変調方式により送信されるデータを受信し、この受信した振幅変調されたデータ波形から振幅の変化量を検出することにより受信データを復調し各種データ処理を行なう非接触型ICカードにおいて、データの受信を開始する時点から受信を完了するまでの期間において、データ受信に不要な機能部を機能させないようにする。 (もっと読む)


【課題】上位プロトコルのパケット・フォーマットに影響を与えず互換性を保ち、且つ、通信レートの低下を起こさずに、効果的に受信信号の等化処理を行なう。
【解決手段】リーダライタは、内容を変えずにポーリング・コマンドを再送し続けることによってトランスポンダに対して長い既知信号を与え、トランスポンダはこれを用いて学習型の適応学習を行なう。また、リーダライタは、内容を変えずにポーリング・コマンドを再送し続けることによって、トランスポンダから同じ内容のポーリング・レスポンスを受信し続けて長い既知信号を得、これを用いて学習型の適応学習を行なう。 (もっと読む)


【課題】シリアルインターフェースにおいてコマンドコードを無くすことで、装置間で送受信されるデータのデータ長を短くし、データ転送速度を上げ、回路規模もしくはメモリサイズを小さくし、低消費電力化を行う。
【解決手段】リーダライタ11からのデータを受信した場合、RFIDモジュール32は、IRQ線44で、割り込み信号をホストCPU34に出す。ホストCPU34は、割り込み信号を受信すると、CLK線41を介して、クロック信号を供給する。RFIDモジュール32は、クロック信号に載せて、DATA線42を介して、データ長を示すデータを送信する。ホストCPU34は、受信したデータが示すデータ長以上に、受信したデータのデータ長がなったとき、データの受信に関わる処理を終了する。本発明は、リーダライタと通信を行うICカードなどに適用できる。 (もっと読む)


【課題】 ICカードに内蔵されるICチップ内でのデータ処理に要する処理時間を短縮化するとともに、目的のファイルを特定し、ICカードが受信した受信コマンドメッセージを正確に実行できるICカードを提供する。
【解決手段】 ICカードのオペレーティングシステムは、ICチップ内の書き換え可能な不揮発性メモリの所定の領域に、一対の格納コマンドメッセージおよび格納レスポンスメッセージとからなる、複数の格納メッセージ組に関する情報を記録し、これらに順位を付与し、かつこれらの個数を計数する機能を有したものとし、さらに受信コマンドメッセージと格納コマンドメッセージを比較して不一致となるとき、第1位の格納メッセージ組の格納コマンドメッセージから、その内容を一つずつ順番に解釈、実行した後、最後にその不一致時の受信コマンドメッセージを実行処理する。 (もっと読む)


【課題】このような状況を鑑み、本発明は、処理速度が要求される場合でも対タンパ性を強めたデータ処理装置及びデータ処理方法を提供する。
【解決手段】CPU4は、暗号化データ16を読み出し、暗号回路6に復号化させて平文データ17を生成し、スクランブル回路14によりスクランブルキーを使用したスクランブル処理を行わせ、セキュアRAM13に一時記憶する。セキュアRAM13に記憶されたデータをスクランブル回路14にデスクランブルさせて平文データ17を取得し、これを使用して所定の処理を実行し、終了したら、処理済みのデータを暗号回路6に暗号化させる。そして、CPU4は所定の処理が終了したことをスクランブル回路14に通知し、スクランブル回路14はこれに応じてRNG8が生成した乱数によりスクランブルキーを更新する。 (もっと読む)


【課題】効率よく、かつ迅速に記憶領域に記憶されたデータの正当性を確認することができるICチップ、データ読出し方法、データ読出しプログラム及び記録媒体等を提供する。
【解決手段】CPUは、EEPROM等に記憶された検証値12aを含むデータA12等が複数集合したデータ群11に対して、データ群11についての検証値11aを生成し、記憶する。そして、データ群11の何れかのデータが読み出される際に、データ群11についての検証値を新たに生成し、前記記憶されたデータ群検証値11aと比較することにより、データ群11の正当性について検証する。 (もっと読む)


【課題】電磁誘導方式を用いたデータ通信とともに、このデータ通信よりも高速なデータ通信を可能とする。
【解決手段】第1データ通信部11は電磁誘導方式で通信を行い、第2データ通信部12は、例えば電磁誘導方式と異なる方式として、電波方式であるバックスキャッタ方式で通信を行う。第1データ通信部11は、キャリア信号を送信して、相手先の無線通信装置と電磁誘導方式で通信を可能とする。第2データ通信部12で通信を開始するとき、第1データ通信部11から送信許可要求を相手先の無線通信装置に送信して、相手先の無線通信装置から無変調キャリア信号を放射させる。第2データ通信部12は、相手先の無線通信装置から放射された無変調キャリア信号を受信して、送信するデータに基づいて変調された反射波信号を送信することで高速通信を行う。高速通信の完了通知が第1データ通信部で受信されたとき、キャリア信号の送信を終了する。 (もっと読む)


【課題】通信装置、リーダ/ライタ、通信システム、および通信方法を提供すること。
【解決手段】リーダ/ライタと非接触通信する非接触通信部と、前記リーダ/ライタから前記非接触通信部により受信された情報要求パケットを解析する解析部と、前記情報要求パケットが自装置に関する複数種類の情報を要求していると前記解析部により解析された場合、前記複数種類の情報を含む応答パケットを生成する生成部と、を備え、前記生成部により生成された前記応答パケットを前記非接触通信部から前記リーダ/ライタへ送信する、通信装置。 (もっと読む)


【課題】データの書き込み速度を向上出来る半導体装置を提供すること。
【解決手段】2ビット以上のデータを保持可能な第1メモリブロックBLK1と、1ビットのデータを保持可能な第2メモリブロックBLK2とを有し、ページ単位でデータをプログラム可能な不揮発性半導体メモリ11と、前記不揮発性半導体メモリ11にデータのプログラムを命令するコントローラ12とを具備し、前記第1メモリブロックBLK1において前記ページは前記データのビット毎に割り当てられ、且つビット毎に書き込みに要する時間が異なり、書き込みデータの最終ページが前記書き込みに要する時間の最も長いビットに相当する場合、前記コントローラ12は前記不揮発性半導体メモリ11に対して、前記第2メモリブロックのいずれかのページにプログラムを実行するよう命令する。 (もっと読む)


【課題】複数処理の処理時間の短縮を図ることが可能な情報記憶媒体を提供すること。
【解決手段】情報記憶媒体のカード本体に埋設されたモジュールは、コマンドを受信する受信手段と、前記コマンドに含まれる複数処理に対応した複数データに基づき、前記複数処理を実行する実行手段と、前記実行手段により実行された前記複数処理に対応した複数の出力データを含むレスポンスを送信する送信手段とを備える。 (もっと読む)


【課題】非接触ICカードとリーダライタとの間の通信の高速化を実現する。
【解決手段】非接触ICカード100は、コイル120および同調周波数調整回路200からなるアンテナ110と同調周波数制御回路300とを備える。同調周波数制御回路300は、同調周波数調整回路200の容量を変化させて電磁波の受信時と送信時とでアンテナ110の同調周波数を切り替える。同調周波数制御回路300は、リーダライタから発信される電磁波を受信する場合には、リーダライタからの高速のデータ信号により生成される側波帯の一方のみを受信できるように同調周波数を搬送波周波数から移動させる。また、同調周波数制御回路300は、リーダライタに応答データを送信する場合には、搬送波周波数に同調周波数を設定する。 (もっと読む)


【課題】フラッシュメモリを記憶媒体として使用した半導体補助記憶装置の起動時間を短縮する。
【解決手段】フラッシュメモリ15の読み書きの基本単位であるページの管理データとして、対応する論理ページ(チャンク)番号とユーザデータの論理ページ(チャンク)の更新番号に加えて、そのユーザデータが新しいか古いかを示す更新フラグを設け、ユーザデータを書き換えたときには、旧ユーザデータに対応する更新フラグをセットしておく。半導体補助記憶装置10に対する電源投入等の起動処理において、物理ページ(チャンク)を順次読み出してRAM13bによるアドレステーブルを作成するときに、更新フラグがセットされている物理ページ(チャンク)を無視する。 (もっと読む)


【課題】 送受信信号の信号電圧を安全に変更することのできるメモリカード100等を提供する
【解決手段】 ホストデバイス200に接続可能な、NAND型フラッシュメモリを有するメモリカード100であって、ホストデバイス200と第1の電圧(3.3V)または第2の電圧(1.8V)で信号の送受信が可能であり、信号電圧を切り替える際には、ホストデバイス200とハンドシェイク処理により互いに信号電圧の確認を行う。 (もっと読む)


【課題】伝送速度が向上しているメモリ装置を提供する。
【解決手段】互いに平行的な上下表面としての取付面を含む回路基板と、絶縁本体と、該絶縁本体に保持される複数の導電端子と、前記絶縁本体を被覆するためのシェルとを含み、前記回路基板の一端に接続するためのプラグ部と、前記回路基板を包囲するためのハウジングとを含むメモリ装置において、前記複数の導電端子は第一端子と第二端子を含み、前記第一端子は前記受入空間を露出する平板状の第一接触部と前記回路基板の一端に接続するための第一接続部とを含み、前記第二端子は前記受入空間に露出する弾性的な第二接触部と、前記回路基板の一端に接続するための第二接続部とを含み、前記導電端子の平板状の第一接触部と弾性的な第二接触部は、前記舌片の上壁に位置するとともに、相手装置と嵌合する方向で、前後二列で配置される。 (もっと読む)


101 - 120 / 297