本発明は、携帯電子機器を使用して少なくとも２つの物理通信チャネル各々からの少なくとも２つのアプリケーションコマンドを処理する方法（３０）に関する。本発明によれば、方法は、物理通信チャネルの１つから各アプリケーションコマンドを受信する段階（３２、３８）と、各アプリケーションコマンドに関連付けられた優先レベルを判断する段階（３４、３１０）と、アプリケーションコマンドの中で優先レベルを比較し、最も高い優先度のアプリケーションコマンドを識別する段階（３１２）と、最も高い優先度のアプリケーションコマンドを処理する段階（３１４）とを含む。本発明はまた、携帯電子機器およびこのような携帯電子機器と連携するホスト機器を備える電子システムに関する。
（もっと読む）

【課題】 高い記憶容量と高い書き込み速度の両立が可能なメモリシステムを提供する。
【解決手段】 半導体メモリ６は、それぞれが複数の記憶素子の組からなる複数の記憶領域を有し、複数の記憶素子のそれぞれによって１または２以上のビットのデータを記憶する機能を有し、複数の記憶素子のそれぞれにｎ（ｎは自然数）ビットのデータを記憶させる第１書き込みモードまたは複数の記憶素子のそれぞれにｎ＋１以上のビットのデータを記憶させる第２書き込みモードを複数の記憶領域ごとに選択する機能を有する。コントローラ７は、所定の範囲に属する複数の論理アドレスからなる複数論理アドレス群のそれぞれについて、論理アドレス群内の論理アドレスを付されたデータの一部を第１個数の複数の記憶領域に第１書き込みモードで書き込み、別の一部を第２個数の複数の記憶領域に第２書き込みモードで書き込むことにより記憶するように半導体メモリに指示する。 （もっと読む）

【課題】、情報コードの存在位置を容易に把握でき、検索を実行する手間を省くことができる画像処理装置を提供する。
【解決手段】画像のビットマップデータの所定の位置にＱＲコードを合成するとともに、ビットマップデータの有効領域外、例えば、先頭１ライン、先頭１又は２バイト分のデータを増加し、その部分にＱＲコードの添付位置を示す帯データを埋めて一体化したデータを保存またはファクシミリ送信する。このように、画像データの有効画素領域外にＱＲコードの添付位置を示す識別コードが付加されているので、画像データに添付されたＱＲコードを検索／解析する際、付加された識別コードに基づいてＱＲコードの添付位置を容易に把握することができ、迅速にＱＲコードを抽出、解析することができる。 （もっと読む）

【課題】 ＩＣチップを駆動する動作クロックを切換えることにより、外部装置との間の双方向通信において、高速性と安定性を両立させた非接触ＩＣカードを提供する。
【解決手段】 外部装置２０との間の双方向通信の際に異常終了が生じた場合は、その次の通信の際に非接触ＩＣカード１１の動作クロックを１段階引き下げて、消費電力の少ない双方向通信を実施する。一方、外部装置２０から受信する電磁波による生成電力量が十分であって、予め定めた規定の回数に渡って外部装置２０との間で双方向通信が連続して成功している場合には、その次の通信の際に非接触ＩＣカード１１の動作クロックを１段階引き上げて、より高速な処理を実施する。 （もっと読む）

【課題】アクセス速度を低下させることなく、論理アドレスと物理アドレスとの変換に用いられる予備的な記憶領域の必要容量を抑制する。
【解決手段】論理アドレスを昇順に、メモリの欠陥ブロックの物理アドレスをスキップさせながら、物理アドレスの昇順に対応づけるように、論理アドレスと物理アドレスとの相関関係を定める。そして、欠陥ブロックの物理アドレスを、当該物理アドレスの昇順に、第２ブロック５６の物理アドレスの昇順に、連続して個々に格納する。論理アドレスから物理アドレスを求める場合は、論理アドレスに基づいて、複数の第２ブロック５６からターゲットブロックを検索し、ターゲットブロックの物理アドレスを論理アドレスに加算することにより物理アドレスを求める。 （もっと読む）

【課題】 Ready
Boost用にEXPRESSカードを使用する場合であっても、デスクトップＰＣなど、EXPRESSカード用スロットを有しないホストとの間で容易にデータ交換可能なカード型メモリの提供。
【解決手段】カード筐体内部にHUBコントローラとそれに接続されたフラッシュメモリを標準装備しておくとともに、既存のEXPRESSカードが有するスロットと対抗する位置に第2のスロットを設けて、基板型USBストレージデバイスを挿抜可能に構成する。基板型USBストレージデバイスは、第2のスロットに挿入したとき、HUBコントローラとUSB接続されてホストからアクセス可能に構成する。 （もっと読む）

【課題】通信プロトコルが未知の無線タグ回路素子に対し簡単かつ迅速に探索を行うことができる記録媒体及び無線タグ情報読み取り装置を提供する。
【解決手段】情報を保持する無線タグ回路素子Ｔo−Ｐを備えたタグラベルＴ_Pであって、無線タグ回路素子Ｔo−ＰのＩＣ回路部１５０のメモリ部１５５は、倉庫１内に格納される荷物Ｌに設けられた無線タグラベルＴ_A，Ｔ_Bの無線タグ回路素子Ｔo−Ａ，Ｔo−Ｂへの通信に対応した通信プロトコルの種類情報を保持する。 （もっと読む）

【課題】 不揮発性半導体メモリの効率の良い制御を行うことが可能な半導体メモリカード、半導体メモリカードのデータ管理方法、及びデータベースエンジンを提供する。
【解決手段】 半導体メモリカード１は、データベースエンジン１００を具備する。データベースエンジン１００は、アプリケーションインタフェース部１０１、データ管理システム部１０２、ファイルシステム部１０３を有する。アプリケーションインタフェース部１０１は、ホスト装置２のアプリケーションプログラム２１から受信したデータベース問い合わせ操作文を、データベースエンジン１００内で実行解釈可能な内部形式へと変換する。データ管理システム部１０２は、データベース１０４内部のテーブル１０５に対して、画像ファイルの各種情報の追加、更新、削除等の操作を行う。ファイルシステム部１０３は、ＮＡＮＤ型フラッシュメモリ１２に記憶されるデータの読み書きを制御する。 （もっと読む）

【課題】ＣＰＵ搭載無線タグのメモリ内のデータの書き換えを可能にした上で、ＣＰＵシステムを高速化し、無線タグの通信性能の向上を行う。
【解決手段】ＣＰＵが搭載されている無線タグにＲＦバッテリー付きのＳＲＡＭを搭載することで、ＣＰＵシステムの高速化による通信性能を向上させる。また、ＣＰＵ搭載無線タグのメモリ内のデータの書き換えを可能にした。ＲＦバッテリーは、アンテナ回路と、電源部と、蓄電装置と、を有する。ＳＲＡＭとＲＦバッテリーとを組み合わせることで、ＳＲＡＭに不揮発性メモリとしての機能を持たせる。 （もっと読む）

【課題】フラッシュメモリ装置２０００を制御する応答速度が向上したメモリコントローラ１０００を提供する。
【解決手段】メモリコントローラ１０００は、フラッシュメモリ装置２０００に書き込まれるデータを貯蔵するバッファメモリ１５００と、バッファメモリの読み出し及び書き込み動作を制御するバッファメモリのインターフェース１４００と、ハードウェア的にデータ命令を解釈する命令語の自動処理ユニット１６００を含み、データ命令が書き込み情報を含むとき、命令語の自動処理ユニットは入力されたデータがバッファメモリに貯蔵されたデータと連続性を有するか否かを判断し、連続性があるとき、入力されたデータがバッファメモリに貯蔵されたデータに連続して貯蔵される様にバッファメモリのインターフェースを制御する。 （もっと読む）

【課題】１つの命令を実行するにあたり、複数のファイルに対してデータの読出しや書込みなどのアクセスを行なう場合、１つの命令において複数のファイルに対して効率良くアクセスすることが可能となる携帯可能電子装置を提供する。
【解決手段】データを保持するメモリを有するとともに、このメモリに保持するデータについてファイルを単位としたファイル管理を行なうファイル管理手段を有し、かつ、外部装置から入力される１つの命令において前記メモリ内の複数のファイルに対してアクセスする携帯可能電子装置において、命令に応じた処理を行なう際、前記メモリ内の複数のアクセス対象ファイルをカレント状態とするための複数のカレントファイル情報を記憶するカレントファイル記憶手段を有し、このカレントファイル記憶手段に記憶された複数のカレントファイル情報によりカレント状態とされた複数のアクセス対象ファイルに対してデータ読出手段あるいはデータ書込手段を用いて順次アクセスを行なう。 （もっと読む）

【課題】データ書き込み速度を向上する。
【解決手段】記憶装置は、データを格納する複数のメモリブロックと、データを一時的に格納するバッファ３２とを含み、かつデータの消去がブロック単位で行われる不揮発性半導体メモリ２２と、一回の書き込みコマンドに対する書き込みデータが所定サイズ以下の場合に、上記書き込みデータをバッファ３２に書き込むコントローラ２１とを含む。 （もっと読む）

【課題】動作速度を向上させなくても、外部装置の待ち時間を短縮させることができる携帯可能情報記録媒体及びそのプログラムを提供する。
【解決手段】ＩＣカード（携帯可能情報記録媒体）１０は、ＥＥＰＲＯＭ１５と、リーダライタ２０から命令を受信する通信部１１と、通信部１１が受信した命令に、ＥＥＰＲＯＭ１５に対する記憶処理命令が含まれていると判断した場合に、ＥＥＰＲＯＭ１５に書込み対象データを記憶する記憶処理を行わせるＣＰＵ１２と、記憶処理が完了する前に、記憶処理が完了した旨の完了応答をリーダライタ２０に送信する通信部１１などとを備える。 （もっと読む）

【課題】 データ転送時のノイズの影響を低減出来る半導体メモリカードを提供する。
【解決手段】 半導体メモリカード１００は、ＤＡＴ０乃至ＤＡＴ３端子を使用して４ビット幅単位でデータ転送を行う第１の動作モードと、ＤＡＴ０端子を使用して１ビット幅単位でデータ転送を行う第２の動作モードを備える。第２の動作モードにおいて、ＤＡＴ１端子はＤＡＴ０端子を使用したデータ転送に関わるバスＢ０上の信号を論理演算部１５に入力することで生成される論理反転信号を転送し、ＤＡＴ２端子はＤＡＴ０端子を使用したデータ転送に関わるバスＢ０上の信号を転送レート変換部１６に入力することで生成される転送レートを１／２倍に変換した信号を転送し、ＤＡＴ３端子はＤＡＴ０端子を使用したデータ転送に関わるバスＢ０上の信号を論理演算部１５、及び転送レート変換部１６に入力することで生成される１／２倍の転送レートの論理反転信号を転送する。 （もっと読む）

【課題】ブロック消去前のデータ引っ越し操作を必要としない書き込み制御が行われるようにした不揮発性メモリシステムを提供する。
【解決手段】不揮発性メモリシステムは、データ記憶領域がブロックを消去単位として複数ブロックにより構成される不揮発性メモリと、前記不揮発性メモリの読み出し及び書き込みを制御するメモリコントローラと備え、前記不揮発性メモリは、データユニットがあるブロックの先頭アドレスからブロック容量の整数倍の記憶領域となるように書き込み制御される。 （もっと読む）

【課題】実行時間に大きな遅延を生じさせることのない情報処理媒体とそのプログラム、情報処理媒体のエラー処理方法、及び、情報処理システムを提供する。
【解決手段】ＩＣカード（情報処理媒体）１０は、複数のコマンドをまとめて受信する通信手段１１と、通信手段１１が受信した複数のコマンドに対応する複数のコマンド処理を行うコマンド処理手段１２ａと、コマンド処理手段１２ａが行う複数のコマンド処理のうち、いずれのコマンド処理でエラーが発生したかを判断する判断手段１２ｂと、判断手段１２ｂがエラーが発生したと判断したコマンド処理に基づいて、エラーの回復処理の手順を示す再送要求方法データを参照し、エラーの回復処理を行う回復処理手段１２ｃなどとを備える。 （もっと読む）

【課題】優先度の高い命令を、効率よく迅速に実行することができるＩＣチップ、ＩＣカード、ＩＣカード用端末システム及びＩＣチップ用プログラムを提供する。
【解決手段】ＩＣチップ（１６）は、複数の命令の優先度を予め記憶する優先度記憶手段（１５）を有し、複数の命令のうちの何れを実行するかを、各命令の優先度に基づいて選択する優先度選択手段（３０）と、優先度選択手段（３０）によって選択された命令を実行する命令実行手段（４０）とを備える。 （もっと読む）

【課題】高いクロック周波数による動作においても安定したデータ転送が可能なメモリカード及びホスト機器を提供する。
【解決手段】ホスト機器２０からアクセスされるメモリカード１において、クロック入力回路６９は、ホスト機器２０からクロックラインを介して第１クロック信号を受け取る。データ入出力回路６５は、ライトタイミング調整モードにてホスト機器２０からデータラインを介して第２クロック信号を受け取り、リードタイミング調整モードにて第３クロック信号を出力する。ディレイ素子６６は、ライトタイミング調整モードにて、データを第１クロックで受け取れるように、第１クロック信号に対する第２クロック信号の位相を調整する。調整値保持回路６２は、第２クロック信号の位相の調整値を保持する。ディレイ素子６６は、データ転送モードにて、保持された調整値に応じてデータ入出力回路６５から出力されたデータのディレイ値を調整する。 （もっと読む）

【課題】昇圧回路の消費電力を低減することである。
【解決手段】昇圧モードの信号がアクティブである場合に、クロックに応答して第１の出力ノードの電圧を電源電圧よりも高い電圧に昇圧する第１の昇圧部（２１０）と、昇圧モードの信号がアクティブである場合に、クロックに応答して第２の出力ノードの電圧を電源電圧よりも高い電圧に昇圧する第２の昇圧部（２２０）と、前記第１の出力ノードと前記第２の出力ノードとが接続されて形成された電圧供給ノードと、前記電圧供給ノードに接続する出力端子と、前記出力端子の電位が一旦所定電圧に昇圧された場合に、前記第１の昇圧部への昇圧モードのアクティブ信号の供給を停止させる制御部と、を有する昇圧回路（２０３）。 （もっと読む）

【課題】サブディレクトリエントリ更新時においても高速アクセスが可能なメモリコントローラを提供すること。
【解決手段】半導体メモリ１１を制御するメモリコントローラ１２であって、ホスト機器２に接続可能とされ、前記ホスト機器２からデータ及びアドレスを受信するホストインタフェース２０と、前記アドレスを保持可能な保持回路２５と、前記データから上位ディレクトリを示す情報を検出し、検出された場合には前記アドレスを前記保持回路２５に保持させる制御回路２２〜２４とを具備し、前記制御回路２２〜２４は、前記保持回路２５に保持される前記アドレスと同一アドレスに対して書き込みアクセスが為された際には、当該データを同一の前記メモリブロックに順次書き込む。 （もっと読む）