説明

Fターム[5B042LA00]の内容

デバッグ、監視 (27,428) | ブレークポイント条件、トリガ条件 (1,358)

Fターム[5B042LA00]の下位に属するFターム

Fターム[5B042LA00]に分類される特許

1 - 1 / 1


【課題】 キャッシュ一貫性維持機構を搭載していないプロセッサシステムについてプログラムデバッグの容易化を実現する。
【解決手段】 デバッグ支援機構(23)は、第1マスタデバイス(20)、第2マスタデバイス(30)およびメインメモリ(50)を備えるプロセッサシステム(10)にて第1マスタデバイス(20)内に設けられ、不一致検出部(25)および停止要求発行部(26)を備える。不一致検出部(25)は、メモリアクセスの発生を契機としてキャッシュメモリ(22)のデータ不一致を検出する。停止要求発行部(26)は、不一致検出部(25)によるデータ不一致の検出に伴って中央処理装置(21)に対して停止要求を発行する。 (もっと読む)


1 - 1 / 1