【課題】画面転送型のシンクライアントシステムにおいて、端末に表示される機密情報が不正に撮影されて機密情報が流出したときの流出元を特定する。
【解決手段】端末３は、入力情報をサーバ２に送信する（Ｓ１１）。サーバ２は、アプリケーションを実行し（Ｓ１２）、サーバ側画面データを作成し（Ｓ１３）、前回作成したサーバ側画面データと今回作成したサーバ側画面データとを比較し、今回作成したサーバ側画面データの中で差のある部分のみを差分データとして作成し（Ｓ１４）、差分データに対し、特定パターンを埋め込み（Ｓ１５）、特定パターンを埋め込んだ差分データを圧縮し（Ｓ１６）、端末３に送信する（Ｓ１７）。端末３は、データを受信して解凍し（Ｓ１８）、前回の端末側画面データに対して、解凍して得た差分データを更新して端末側画面データを作成し（Ｓ１９）、表示装置３７に表示する（Ｓ２０）。 （もっと読む）

【課題】簡易かつ高速に信号の幾何学的変換を行う方法及びシステムを提供すること。
【解決手段】一実施例における本システムは、入力画像における画素のウィンドウを構成する入力パッチを有する。本システムは変換セレクタをさらに有し、該変換セレクタは、制御データを生成し、処理する現在の画素の位置に基づいて幾何学変換マッピングを制御する。一実施例における本システムはハードウェア幾何学変換エンジンを有し、その幾何学変換エンジンにより、制御データを用いて、入力ウィンドウから出力画素へパスを切り替えることで、幾何学変換マッピングを実行する。一実施例における本システムは補間器をさらに有し、その補間器は、幾何学変換エンジンからの複数の出力及び制御データを利用して、入力ウィンドウ中の複数のパスを切り替えることで、補間された幾何学変換マッピングを行う。 （もっと読む）

【課題】ページ番号の小さいページの処理が優先的に完了するように並列処理を実行して画像の出力待ちの状態を低減し、処理の高速化を実現することができる画像形成装置、画像形成方法、および画像形成プログラムを提供する。
【解決手段】ＰＤＬ処理部での処理をＤＬ生成部３１によるＤＬデータ生成処理（前処理）と描画部３２によるバンド描画処理（後処理）とに分け、ＰＤＬ処理管理部４３の制御部４３１が、ＤＬ生成部３１を起動してＤＬデータ生成処理を実行させる場合には、複数ページ分の処理に複数のＣＰＵコアを割り当てて複数ページ分のＤＬデータの生成を並列処理で実行させながら、ＤＬデータの生成後に描画部３２を起動して描画処理を実行させる場合には、ページ番号の小さいページの処理に複数のＣＰＵコアを優先的に割り当てて、当該ページの複数バンドの描画を並列処理で実行させる。 （もっと読む）

【課題】画像処理に関する技術を提供する。
【解決手段】表示画像に対応する画像データを、表示画像を縦横それぞれ複数に分割した各部分画像に対応する画像データ毎に処理する画像処理装置であって、部分画像に対応する画像データを入力する入力部と、各部分画像に対応して設けられ、部分画像に対応する画像データを受け取り、画像処理を行う複数の画像処理部と、複数の画像処理部が処理した各部分画像に対応する画像データを、並列的に、走査方向に沿って順次入力することによって、表示画像に対応する画像データを入力する画像合成入力部と、順次入力される部分画像の画像データを順次記憶する記憶部と、表示画像の走査方向に沿って存在する複数の部分画像にそれぞれ対応する画像データを、まとめて１つの単位ブロックとして扱い、記憶部に順次記憶される画像データを、各単位ブロック毎に、並列的に所定の走査方向に順次出力する画像合成出力部とを備える。 （もっと読む）

【課題】ダイレクトメモリアクセスを用いた画像処理の処理速度を向上させる。
【解決手段】メモリ１０に書き込まれている画像処理パラメータ及び画像データを、ＤＭＡで読み込むとともに、読み込んだ画像データを画像処理パラメータにもとづいて画像処理する画像処理装置１であって、画像処理パラメータＤＭＡＣ４０は、メモリ１０に書き込まれている画像処理パラメータのうち、リードＤＭＡＣ５０の画像データ読み込み処理に必要な位置パラメータを、他のパラメータよりも優先的にメモリ１０から読み込んで第一レジスタ部３１に設定するとともに、位置パラメータの設定の終了後、他のパラメータをメモリ１０から読み込んで第二レジスタ部３２に設定する構成とする。 （もっと読む）

【課題】ブロック単位で処理を行う画像処理装置において、フィルタリング処理時間をより短くする。
【解決手段】原画像データの所定の領域であるブロック画像データについて、主走査幅Ｎ、副走査幅Ｍのフィルターを用いてフィルタリングを行う画像処理装置は、画素データを複数方向にシフト可能なレジスターを用いて、ブロック画像データを構成する副走査方向の画素データ列それぞれを、副走査方向とその逆方向を交互に処理し、また、主走査方向の列の順に処理する。 （もっと読む）

【課題】 画像処理回路に接続されるデータバスの本数を減らすことができる画像形成装置およびその制御方法を提供する。
【解決手段】 画像処理用の複数の機能ブロックを選択的に設定可能に有するとともに、その機能ブロック用のデータバスを選択的に設定可能に有する画像処理回路を備え、この画像処理回路における機能ブロックの設定を指示するとともに、その機能ブロックの設定に対応するデータバスの設定を少なくとも１つのデータバスについては複数の機能ブロックに兼用として指示する。 （もっと読む）

【課題】複数の演算部を用いてラスタライズ処理を実行する際のメモリ使用量の増大を抑えること。
【解決手段】ページ記述言語データに基づいてバンド単位で生成された中間データをラスタライズ処理する場合に使用されるワーク領域を有するＲＡＭ１１と、複数のコアを有し、中間データに対して行うラスタライズ処理を複数のコアを用いて実行する制御部１０と、を備えた画像処理装置であって、制御部１０は、コアの数に基づいて各中間データを構成するバンドを複数に分割して複数の分割領域を生成し、コア毎にラスタライズ処理を行う分割領域を割り当てる画像処理装置。 （もっと読む）

マルチ被写体ボリュームを処理するシステムが、同時にスキャンされる複数の被写体を含む入力ボリューム画像データセット１３を受信するボリューム入力部１を有する。メタデータ入力部２は、被写体の個別の１つに関するメタデータ１５を受信する。被写体ファインダー３は、入力ボリューム画像データセット１３の複数の部分を特定する。各部分は、被写体の１つを含む。ボリューム画像データセット生成器４は、複数の別々のボリューム画像データセット１６を生成する。各別々のボリューム画像データセット７は、入力ボリューム画像データセットの部分の１つを含む。メタデータハンドラ５は、被写体を含む部分を備える別々のボリューム画像データセット７と、被写体に関するメタデータ１５とを関連付ける。
（もっと読む）

【課題】インタラクティブな遊技機、ゲーム機などの画像展開と音声再生、役物の動作とのタイミング等を総合的に制御できる信号処理装置を提供する。
【解決手段】グラフィックス用ロジック６と音声用ロジック７とを同じ統合化ＬＳＩ５に搭載して命令体系を連携する。前記グラフィックス用ロジック６は、上位ＣＰＵ１０の命令を解読する命令解読部２０と、画像デコード部２２とを備え、音声用ロジック７における音声デコード部２１は命令解読部２０を介した命令により動作する。 （もっと読む）

【課題】画像処理デバイス制御において不整合が起きない排他制御を行う装置を提供する。
【解決手段】１以上のタスクで画像データに対して画像処理を行う画像処理デバイスへのアクセス要求が競合する場合の画像処理デバイス制御であって、１以上のタスクからアクセスされる、デジタル画像データに対して画像処理を行う画像処理デバイスと、画像処理デバイスへのアクセスを制御する画像処理デバイス制御手段と、１スレッドを実行するタスク単位で、複数のタスクを非同期で実行するＣＰＵと、１以上のタスクで前記画像処理デバイス制御手段による画像処理デバイスアクセス要求が競合する場合に、前記画像処理デバイスごとに画像処理デバイスアクセスの競合を防止する排他制御手段と、を有する。 （もっと読む）

【課題】記憶資源を効率的に使用する。
【解決手段】各々が転送されたデータを転送された順に処理する画像処理部（第１〜第４画像処理部１１〜１４）の各々に対応させて設けられデータを一時的に記憶するための複数の中間バッファ３２と、各々が画像処理部の各々に対応するように定められた互いに重複しない複数の記憶領域を備えた単一の記憶装置５０の記憶領域から予め定められた順にデータを読み出し上記対応させて設けられた中間バッファ３２に書き込む複数のＤＭＡ制御部３３と、各々が画像処理部の各々に対応させて設けられ対応する画像処理部からの要求に応じて該画像処理部に対応する中間バッファ３２に書き込まれたデータを書き込まれた順に読み出して対応する画像処理部に転送する複数の画像処理部Ｉ／Ｆ３１と、複数のＤＭＡ制御部３３の各々に対して排他的に記憶装置５０からデータを読み出す権利を付与して排他制御を行う排他制御部４０とを設ける。 （もっと読む）

【課題】複数のプロセッサ要素を１次元に結合してなる分散メモリ型プロセッサアレイを備えた画像処理装置により、１行の画素数がプロセッサ要素数より多い画像を処理する場合の効率向上を図る。
【解決手段】画像処理プロセッサ１００は、複数個のプロセッサ要素をリング状に１次元に結合してなる分散メモリ型プロセッサアレイ１２０を備え、処理対象の画像の１行の画素数がプロセッサ要素数より大きいときに、該画像を折り畳んでプロセッサ要素のローカルメモリに格納する。各プロセッサ要素のメモリアクセス制御部は、ローカルメモリアクセスにより画像の所定の行に含まれる画素に対する読出要求があった際に、ローカルメモリに格納された、上記所定の行の全ての画素をローカルメモリから読み出すことが可能である。なお、ローカルメモリアクセスは、プロセッサアレイ１２０内部に生じるメモリアクセスである。 （もっと読む）

【課題】容易に表示画像を変形させることができる電子機器を提供する。
【解決手段】携帯型の電子機器４であって、画像を表示する表示部１０と、前記電子機器の傾きを検出する検出部４０と、前記検出部において検出した検出値に基づいて、前記表示部に表示された前記画像の前記画像データを変形する画像制御部４４と、前記画像制御部において変形した前記画像データを外部機器６に対して送信する通信部５０とを備える。 （もっと読む）

【課題】画像データの転送によって生じる不具合を軽減させることが可能な技術を提供する。
【解決手段】画像処理装置１Ａは、出力画像における所定画素の、入力画像上での対応位置を取得する相対座標取得部３０１と、対応位置の位置情報を記憶する第１記憶手段と、入力画像における入力画素の画素値を順次に読み出させる読出制御部３０３と、読み出された入力画素の画素値を入力とし、入力された入力画素の中から、入力画素による格子点の組を編成する編成手段と、上記位置情報に基づいて、所定画素の画素値の算出に用いる対応位置周辺の周辺画素の画素値が読み出されたか否かを判定する判定手段と、周辺画素が読み出されたと判定された場合に、格子点の組を構成する画素の画素値を、所定画素に関する周辺画素の画素値として記憶するローカルメモリと、上記周辺画素の画素値を用いた補間によって、所定画素の画素値を算出する画素値算出部３０６と備える。 （もっと読む）

【課題】複数の画像処理手段の画像処理が並列に実行される時間を長くする。
【解決手段】待機状態から起動した後は前段のモジュールから単位データ量ずつ画像データを取得して画像処理を行い、画像処理後の画像データ又は処理結果を後段のモジュールへ出力する機能を備え、前段から単位データ量の画像データの取得に失敗した場合は待機状態となり、実行する画像処理の種類又は内容が互いに異なる複数の画像処理モジュール３８と、前段のモジュールからの画像データが書き込まれ、該書き込まれた画像データが後段のモジュールによって読み出されるバッファ４０Ａを備えたバッファモジュール４０とが連結された画像処理部において、バッファ４０Ａに書込まれた画像データのデータ量がバッファモジュール４０に連結された画像処理モジュール３８の各々に応じて定まるデータ量となった場合に後段の像処理モジュール３８を起動する。 （もっと読む）

【課題】仮想マシン間のＲＭＩ通信対応における通信Ｉ／Ｆの追加・変更の作業負荷を軽減できる画像処理装置、仮想マシン間の動作モジュール実行制御方法、及び動作モジュール実行制御プログラムを提供する。
【解決手段】画像処理装置１００は、標準機能と標準機能を利用した拡張機能とが異なる仮想マシン２１_１，２１_２上で動作する装置であって、標準機能を実現する複数の動作モジュール３０と、各仮想マシン２１上で動作し、複数の動作モジュール３０に対して共通の仮想マシン間通信を行う通信インタフェース部４１_１，４１_２と、を有し、通信インタフェース部４０が、動作モジュールインタフェース実現部５２を生成する生成手段５１を有し、仮想マシン２１_１，２１_２それぞれに生成された一対の動作モジュールインタフェース実現部５２_１，５２_２を介して、仮想マシン間通信により、仮想マシン２１上の動作モジュール３０の実行を制御し、拡張機能を実現することを特徴とする。 （もっと読む）

【課題】複数の画素データフォーマット変換を効率よく、かつ、回路規模の増大を抑えるように構成したＳＩＭＤ型マイクロプロセッサおよびＳＩＭＤ型マイクロプロセッサのデータ転送方法を提供する。
【解決手段】ＳＩＭＤ型マイクロプロセッサ１に、一列に並べられた複数のＰＥ１０を接続する転送バス２０と、その転送バス２０を分割するスイッチ２１と、を備え、各ＰＥ１０には、Ａ１変換レジスタ１３、Ａ２変換レジスタ１４と、Ｂ１変換レジスタ１５、Ｂ２変換レジスタ１６と、Ａ１変換レジスタ１３、Ａ２変換レジスタ１４の格納内容を転送バス２０に出力する入出力回路２２、２３と、転送バス２０上のデータをＢ１変換レジスタ１５、Ｂ２変換レジスタ１６に格納する入出力回路２４、２５と、入出力回路２２、２３、２４、２５及びスイッチ２１をＰＥコントロール部３０からのデータにより制御するデコーダ２６と、を備える。 （もっと読む）

本発明の実施形態は、処理演算が、画素の新しいラインまたはフレームに移行するときでも、メモリフェッチおよび画素出力の一定速度を維持するために、２−Ｄ画像処理において、改良されたタイミング制御を提供する。本発明に従って改良されたタイミング制御は、現在のライン上のエッジ画素ブロックの新しい列が、複製される、またはゼロに設定される間に、次のラインまたはフレームの第１の画素ブロック内の画素データの新しい列をプリフェッチすることによって、アイドルメモリ帯域幅を利用するため、着信画素速度と発信画素速度との間の１対１関係は、付加的なクロックサイクルまたはメモリ帯域幅を伴うことなく維持される。現在のライン上のエッジ画素ブロックが、処理されることに伴って、次のラインまたはフレームの第１の画素ブロック内のデータは、余剰クロックサイクルまたは余剰メモリ帯域幅を伴わずに、計算のための準備ができる。
（もっと読む）

【課題】多様な解像度のマルチメディアソースに対するイメージプロセッシング能力を向上させることができるイメージプロセッサを提供する。
【解決手段】イメージプロセッサ１００は、ローテーションブロック１２０と、ラインバッファブロック１３０と、スケーリングブロック１４０と、を含む。前記ローテーションブロックは、ローテーション情報に基づいて生成されるアドレスに基づいて、再配列されたソースイメージのピクセルデータをメモリから受信して出力することができる。前記ラインバッファブロックは、前記ローテーションブロックから出力される再配列されたピクセルデータを臨時に保存することができる。前記スケーリングブロックは、前記ラインバッファブロックから出力される再配列されたピクセルデータを水平及び垂直方向にスケーリングすることができる。 （もっと読む）