【課題】ユーザが画像調整をしたい時に、時間の要する画像調整や設定の確認を容易に行う画像調整システム及び画像調整方法を提供することにある。
【解決手段】クライアントＰＣ１０１にデジタル複合機１００の画像処理プログラムをダウンロードすることにより、クライアントＰＣ１０１でデジタル複合機１００の画像処理プログラムを実行することができるようになる。このデジタル複合機エミュレーションにより、クライアントＰＣ１０１で画像調整を行う。この画像調整結果をクライアントＰＣ１０１からデジタル複合機１００にアップロードし、デジタル複合機１００で調整結果を再現することが可能となる。 （もっと読む）

【課題】本発明は、狭幅用の画像処理モジュールを複数搭載しても１つの画像処理モジュールとしての処理で適切に画像処理する画像処理装置及び画像処理モジュールに関する。
【解決手段】複合装置１は、そのコントローラ画像処理部４に、処理対象の画像データの最大サイズに応じた数の画像処理ＡＳＩＣが搭載され、該画像処理ＡＳＩＣがそのモード設定端子の設定状態によってその搭載個数と接続順位を認識して、コントローラ５のＣＰＵ３１が、画像処理ＡＳＩＣの搭載個数と接続順位を意識することなく、スキャナ部２の読み取った画像データを該画像処理ＡＳＩＣで画像処理してメインメモリ３２に格納し、また、メインメモリ３２の画像データを読み出して画像処理ＡＳＩＣで画像処理する。 （もっと読む）

【課題】画像情報の属性の頻度から、最適な描画情報生成手段を構成し、処理の遅延（レイテンシ）発生を抑制する
【解決手段】本発明は、動的に回路が再構成される動的回路再構成部１０と、動的回路再構成部１０内の回路として構成され、画像情報の属性に応じて設けられる複数のラスタライザ１００ｇ、１００ｆ、１００ｉと、動的回路再構成部１０で構成する回路の種類を記憶するラスタライザ回路記憶部２０と、画像情報の属性の出現頻度に応じてラスタライザ回路記憶部２０に記憶される回路の属性を選択し、その選択した回路を動的回路再構成部１０に構成させる選択制御部３０とを有する画像処理装置である。 （もっと読む）

【課題】画像データを構成する複数の処理単位に同一の画像処理を各々行う場合の処理効率の向上を実現する。
【解決手段】互いに独立して動作可能な複数のモジュール群から成る画像処理部50で３次元画像データ等に対する画像処理を行わせる場合、ＬＵＴに設定するデータを生成・設定する等の参照データ準備処理を含む初期化処理を個々の画像処理モジュール38で行わせた後に、処理対象の３次元画像データのうちｚ軸位置の異なる２次元画像データに対する画像処理を各モジュール群で行われる。何れかのモジュール群(図ではＭ_1-1〜Ｍ_1-3のモジュール群)で画像処理が終了した場合、当該モジュール群の個々の画像処理モジュール38において、前記初期化処理から参照データ準備処理を除外した再初期化処理を行わせた後に、未処理の２次元画像データに対する画像処理を前記モジュール群で行わせる。 （もっと読む）

【課題】画像の回転処理の高速化には、装置にかかるコストの増加を伴う。
【解決手段】画像データを格納する第一のメモリーと、所定の処理がなされた上記画像データを格納する第二のメモリーと、上記第二のメモリーから読み出された上記画像データに基づいて印刷を行なう印刷部と、上記画像データの回転処理を行なう回転処理部とを備え、上記回転処理部は、上記第一のメモリーから上記画像データを読み出し、当該読み出した画像データを回転させて上記第二のメモリーに書き込む構成とした。 （もっと読む）

【課題】SIMDを用いた画像データの空間フィルタ処理をより高速に実行する。
【解決手段】ステップＳ１において、演算ユニットは、処理対象の画像データにおいて水平方向に並んでいる画素が、メモリ上においてプロセッサエレメント数と同じ間隔で並ぶように画素を並び替え、ステップＳ２において、SDMI型プロセッサは、水平方向の空間フィルタ処理を実行する。ステップＳ３において、演算ユニットは、処理対象の画像データにおいて垂直方向に並んでいる画素が、メモリ上においてプロセッサエレメント数と同じ間隔で並ぶように画素を並び替え、ステップＳ４において、SDMI型プロセッサは、垂直方向の空間フィルタ処理を実行する。ステップＳ５において、演算ユニットは、画素の配列を元に戻す。本発明は、例えば、画像処理装置に適用できる。 （もっと読む）

【課題】各種の画像処理を行う処理時間を削減する技術を提供する。
【解決手段】スキャナまたはホストコンピュータより入力された画像データの属性を解析し、画像処理手段に転送する画像データの順序を制御することで、画像処理装置の回路構成変更時間を削減することで処理時間を最適化する。制御手順は同じ属性をもつ画像を一括して処理できるような順序で転送する。画像データの分布に応じて転送順序を決定する。画像処理手段に回路構成を指示することができる。 （もっと読む）

【課題】
欠陥解析の終了を待たずに画像の欠陥検出を実行できるようにして、検査スループットの低下防止を図ることができる外観検査方法、及び、外観検査装置を得る。
【解決手段】
予め定義された画像取得の順序と検査対象領域とに基づいて、基板の検査画像を一時格納するメモリのうちの空き状態のバンクに送信された画像を格納して欠陥検出を実行し、欠陥検出の実行状況を監視し、欠陥検出の処理が最も進んでいる画像から欠陥解析を順次実行し、バンクから当該画像を削除して該バンクを解放し、次の画像を格納する。 （もっと読む）

【課題】画像を調整するためのシステム及び方法を提供する。
【解決手段】画像を調整するためのシステム及び方法によって、離散プロセッサのグラフィックス処理性能に対する影響が最小化される。ハイブリッドシステム構成は、離散プロセッサ及び統合プロセッサを備えている。画像は、ハイブリッドシステム内の離散プロセッサのビデオエンジン又はグラフィックスエンジンによって生成される。次に、個々の画像がホスト処理メモリ内のバックバッファに転送される。画像が解析され、調整設定値を生成するために使用される画像解析結果が生成される。このバックバッファがスワップされてフロントバッファになり、調整済みの画像を表示するために統合プロセッサによって調整設定値が画像に適用される。この調整を電力節約技法と共に使用して、ディスプレイバックライト照明をうす暗くする際の画像品質を維持することができる。 （もっと読む）

【課題】ディスクリプタ情報を使用するＤＭＡ転送において、画像処理パラメータを効率的に設定する。
【解決手段】一括転送用画像処理パラメータ記憶手段に設定済、あるいは未設定の画像処理パラメータと、ソース画像の画像処理に必要な画像処理パラメータとの差分を管理するパラメータ差分管理手段と、パラメータ差分管理手段の管理情報に基づいて、画像処理パターンを選択してソース画像処理パラメータ記憶手段に、画像処理パラメータを設定する画像処理パラメータ設定手段と、ソース画像処理パラメータ記憶手段に記憶された画像処理パラメータを、一括転送用画像処理パラメータ記憶手段に書き込む一括転送用画像処理パラメータ書込み手段と、ディスクリプタ情報に基づいて、画像処理部へとＤＭＡ転送を行うＤＭＡ転送手段と、を備える。 （もっと読む）

【課題】従来の並列処理装置は、当該演算要素と隣接演算要素間の通信／演算のみ可能で、例えば左右の演算要素のデータを用いる当該演算要素での高速演算は不可能で、画像処理等、広範囲の畳み込み演算は処理時間が膨大で、カメラからの画像データのリアルタイム処理ができない。
【解決手段】複数の演算要素が一次元配置され、夫々の演算要素が相互接続された単一命令多重データ型の並列処理装置であり、各演算要素を距離に応じて接続され、一方向にデータ転送を行う複数のラインからなる第一の接続手段と、他方向にデータ転送を行う複数のラインからなる第二の接続手段と、第一の接続手段から任意のデータを選択する第一の選択手段と、第二の接続手段及び第一の選択手段から任意のデータを選択する第二の選択手段を備えることを特徴とする並列処理装置。 （もっと読む）

【課題】パターン画像の読み出し及び転送スピードに着目して高速な被写体検出（被写体判定）を実現することを目的とする。
【解決手段】画像データを主走査方向に走査した順に第１の記憶装置に格納して記憶する第１記憶部１０と、第１の記憶装置から第２の記憶装置へ画像データの部分領域の主走査方向に長い画素情報を転送する転送部１２と、第２の記憶装置に記憶されている画素情報を参照し、画素情報に基づいて、部分領域が被写体領域か否かを判別する被写体判別部１３、１４と、を有することによって課題を解決する。 （もっと読む）

【課題】画像処理を止めたりあるいは遅らせたりすることなく、画像処理に使用された画像データを出力する。
【解決手段】カメラ３から画像データを得る画像入力インターフェース１０１と、その画像データを記憶するＶＲＡＭ１５３と、ＣＰＵ１６０およびメインメモリ１６１とにより成る画像処理装置に対し、画像入力インターフェース１０１からの画像データを記憶するＶＲＡＭ１０５と、ＣＰＵ１３０およびメインメモリ１３１と、ＣＰＵ１６０とＣＰＵ１３０との間に介設され、これらの間でやりとりされる情報の転送を行うデュアルポートメモリ１３５とを備えた。ＶＲＡＭ１０５，１５３は、それぞれ、Ａ／Ｄ変換器１０１とＣＰＵ１３０，１６０との間に配置される。ＣＰＵ１６０は、ＶＲＡＭ１５３に記憶された画像データを用いて画像処理を実行して外観検査測定を行う一方、ＣＰＵ１３０は、ＶＲＡＭ１０５に記憶された画像データの出力処理を実行する。 （もっと読む）

【課題】処理の効率を向上させることができる情報処理装置及び情報処理方法等を提供する。
【解決手段】ＲＯＭ１０１には、処理設定データ記憶部１０４、通過率記憶部１０７及び処理時間記憶部１０８が設けられている。ＣＰＵ１００は、ＲＯＭ１０１に記憶された算出プログラムを実行することにより算出部１０９として動作することが可能である。通過率記憶部１０７は、予め判明している通過率（任意の処理の結果に基づいて、次の処理が実行される確率）を記憶している。処理時間記憶部１０８は、予め判明している各処理の処理時間を記憶している。算出部１０９は、通過率記憶部１０７が記憶している通過率、及び処理時間記憶部１０８が記憶している処理時間に基づいて、各処理を実行するためのモジュール構成を算出する。処理設定データ記憶部１０４は、特徴量等の設定データ及び画像データ位置（アドレス）等の設定データ等を記憶している。 （もっと読む）

【課題】異なる領域のデータを並行して取り込んで記憶回路に転送することが可能なマイクロコンピュータを提供すること。
【解決手段】マイクロコンピュータ１は、カメラ２から入力される画像データの中から所定領域の画像データを取り込んでメモリブロック０〜Ｎ（３−０〜３−Ｎ）に転送するＤＲＩ０〜２（１２−０〜１２−２）と、カメラ２から入力される画像データの中のそれぞれ異なる領域の画像データをメモリブロック０〜Ｎ（３−０〜３−Ｎ）に転送するようにＤＲＩ０〜２（１２−０〜１２−２）を制御するＣＰＵ１１とを含む。したがって、異なる領域の画像データを並行して取り込んでメモリブロック０〜Ｎ（３−０〜３−Ｎ）に転送することが可能となる。 （もっと読む）

【課題】 テセレーションシェーダープログラムを実行するための改良されたシステム及び方法を提供する。
【解決手段】 グラフィックプロセッサを通して単一パスでテセレーションを実行するシステム及び方法は、グラフィックプロセッサ内の処理リソースを、異なるテセレーションオペレーションを実行するためのセットへと分割する。頂点データ及びテセレーションパラメータは、メモリに記憶されるのではなく、１つの処理リソースから別の処理リソースへ直接ルーティングされる。それ故、表面パッチ記述がグラフィックプロセッサに与えられ、そしてメモリに中間データを記憶せずに、グラフィックプロセッサを通して単一の非中断パスでテセレーションが完了される。 （もっと読む）

【課題】回路規模や配線資源を大幅に増加することなく、演算精度を容易に変更することのできる並列処理型プロセッサを得る。
【解決手段】プロセッサエレメント３ａ〜３ｄを、ＰＥアレイ２−１〜２−Ｎにおける演算の最大粒度となる個数とする。プロセッサエレメント３ａ〜３ｄのゲート回路５は、実現する粒度に基づいて他のプロセッサエレメントの桁上がり信号を入力するか否かを切り替える。メモリ調停回路６は実現する粒度に応じてメモリ７にアクセスする領域を分割する。 （もっと読む）

【課題】マルチコア処理システム上の効果パイプラインを通じて複数の画像フレームを処理するためのシステム及び方法を提供する。
【解決手段】本発明は、画像フレームを複数のブロックの画像データに細分化することによって効果のパイプラインを通じて画像フレームを処理することに関する。例示的な方法は、各フレームから複数のブロックを発生させる段階と、所定の連続した順序で効果のパイプラインを通じて各ブロックを処理する段階と、処理済みブロックを集約して、各処理済みブロックからの主ピクセルを結合することによって出力フレームを生成する段階とを含むことができる。効果のパイプラインは、複数の処理ノードにわたって分配することができ、各効果は、ノードに入力として供給されたブロックを処理することができる。各処理ノードは、効果を使用してブロックを独立に処理することができる。 （もっと読む）

【課題】ハイブリッド環境におけるビデオ処理の分散処理環境において、アクセス脆弱性を改善したビデオ処理システム、方法及びコンピュータプログラム製品を提供する。
【解決手段】グラフィックプロセッサを含むビデオ処理システムにおいて、第１のグラフィックプロセッサと、協働してビデオデータを処理するための第２のグラフィックプロセッサを設け、第１のグラフィックプロセッサと第２のグラフィックプロセッサとの通信を暗号化する。 （もっと読む）

【課題】 簡単な回路構成で、基本的な画像演算を高速に処理することが可能な多画素数の高速視覚センサ装置を提供する。
【解決手段】 受光素子アレイ１１の各行の全受光素子１２０に対して１個のＡ／Ｄ変換器２１０を対応させたＡ／Ｄ変換器アレイ１３と、受光素子１２０と１対１に対応する演算素子４００と転送用シフトレジスタ４１０とからなる並列処理機構１４とを備え、さらに、演算素子４００にデータ転送を行うデータバス１７、１８とデータバッファ１９、２０を備えている。演算素子４００は並列処理により近傍画素間の画像処理演算を高速で行うことができ、データバス１７、１８を利用することで外部からデータ転送の必要な演算処理も高速で行うことができる。 （もっと読む）