【課題】バスマスタがＤＲＡＭによるプリチャージ動作を制御するためのより低コストな方法を提供し、これによってＤＲＡＭへのアクセス速度を向上させる。
【解決手段】第１のアドレスへのアクセス後、第２のアドレスへのアクセス前に、ＤＲＡＭにおいてプリチャージ動作が必要であるか否かを判定する。プリチャージ動作は必要ないと判定した場合には第１のアドレスに対するアクセス後にオートプリチャージを行わないことを指定する命令を、プリチャージ動作が必要であると判定した場合には第１のアドレスに対するアクセス後にオートプリチャージを行うことを指定する命令を、バスマスタがメモリコントローラに対して要求するバーストアクセスの種類を示す信号を用いてメモリコントローラへと送信する。 （もっと読む）

【課題】記録装置が省電力モードからの復帰する時に、ＳＤＲＡＭに関する不要な初期化処理を省略して高速な復帰処理を行うことである。
【解決手段】動作状態から停止状態に遷移する際、ＳＤＲＡＭをセルフリフレッシュ動作させるかどうかの情報をフラグに保持する。停止状態からの復帰時にフラグを参照し、停止状態においてＳＤＲＡＭがセルフリフレッシュ動作を行っていた場合は初期化処理を省略する。 （もっと読む）

【課題】ページミスを発生させるアクセス要求よりも他のアクセス要求を優先させて、レイテンシーを低減させる。
【解決手段】調停回路は、アクセス要求を受け付けた場合、当該アクセス要求が、当該アクセス要求よりも前にメモリーコントローラーに出力した他のアクセス要求であって処理が終了していないアクセス要求と、ページミスを発生させないかどうかを判定する。当該アクセス要求がページミスを発生させる場合は、当該アクセス要求の出力を所定期間停止させ、その後のページミスを発生させないアクセス要求を、優先的に出力する。 （もっと読む）

【課題】動作効率を向上できるデータ転送システムを提供する。
【解決手段】１つの実施形態によれば、第１の速度でデータをそれぞれ転送する複数のラインを有するバスと、前記バスに接続された複数のマスタ装置と、前記バスに接続されたスレーブ装置とを備え、前記スレーブ装置は、前記バスにそれぞれ接続され、前記バスを介して前記マスタ装置から転送指示をそれぞれ前記第１の速度で受信する複数のスレーブインターフェースと、前記複数のマスタ装置の間における処理内容の関連性に依存した順番で前記複数のマスタ装置が優先順位付けされた優先順位情報に従って、前記複数のスレーブインターフェースで受信した転送指示の処理順を決定する調停部と、前記調停部により決定された処理順に従い、転送指示に応じた外部との間のデータ転送処理を前記第１の速度より速い第２の速度で行う処理部とを有することを特徴とするデータ転送システムが提供される。 （もっと読む）

【課題】ガベージコレクション処理による処理負荷を軽減し、ガベージコレクション処理の処理時間を短縮する。
【解決手段】フラッシュメモリ１０は、予め定められたデータサイズ領域を示すページ単位でデータを書き込み可能な不揮発性記憶部１１と、不揮発性記憶部１１の指定された領域であって、複数のページを含む該指定された領域における有効データを一時記憶する記憶部１２と、不揮発性記憶部１１のページに有効なデータがあるか否かを示すアドレスマップ情報に基づいて、指定された領域における有効データを記憶部１２に記憶させた後に、記憶部１２に記憶された有効データを連続したページに書き込むガベージコレクション処理、及びガベージコレクション処理によって変更されたアドレスマップ情報を出力する処理を実行するコントロールロジック部１３とを備える。 （もっと読む）

【課題】アクノリッジを一括して送受信し、且つ、書き込み処理時間を短縮することができる記憶装置、ホスト装置、回路基板、液体容器及びシステム等を提供すること。
【解決手段】記憶装置１００は、バスＢＳを介して接続されるホスト装置４００との通信処理を行う制御部１１０と、ホスト装置４００からのデータが書き込まれる記憶部１２０と、記憶部１２０のアクセス制御を行う記憶制御部１３０とを含む。制御部１１０は、バスＢＳに接続される複数の記憶装置１００に対するホスト装置４００によるデータの書き込み期間の終了後に、ホスト装置４００からの複数の記憶装置１００に対するブロードキャストのアクノリッジ返信要求情報を受信し、且つ、自身の記憶部１２０にデータが正常に書き込まれている場合に、ホスト装置４００に対してアクノリッジを返信する。 （もっと読む）

【課題】複数の不揮発性半導体メモリを有するメモリシステムで発生する消費電力のピークを低く抑えることができる。
【解決手段】チップ１は、コントローラ２０から第１制御信号を受け取ると、第１動作のうちの第１サブ動作を実行して、第１動作を中断する。コントローラ２０は第１動作が中断されると、第２制御信号をチップ２に送信する。第２制御信号を受け取ると、チップ２は第２動作のうちの第３サブ動作を実行して、第２動作を中断する。コントローラ２０は第２動作が中断されると、第３制御信号をチップ１に送信する。第３制御信号を受け取ると、チップ１は第１動作を再開し、第２サブ動作を実行する。コントローラ２０は第２サブ動作が終了すると、第４制御信号をチップ２に送信する。第４制御信号を受け取ると、チップ２は第２動作を再開し、第４サブ動作を実行する。 （もっと読む）

【課題】記憶容量や種類が異なる複数のストレージの組み合わせによるミラーリング制御を実現可能にするとともに、複数の記憶装置の全空間を使用可能にする。
【解決手段】複数のストレージ２２，２３を備える記憶部を有する画像形成装置において、操作部からの設定指示に応じて、ストレージコントローラ部２１が、ストレージ２２，２３に対してミラーリング領域を設定する。コントローラ部２１は、データをストレージ２２，２３に記憶する場合、記憶すべきデータが重要度の高いデータであるか判定する。ストレージコントローラ部２１は、重要度の高いデータと判定されたデータをストレージ２２，２３のミラーリング領域に格納し、重要度の低いデータと判定されたデータをストレージ２２の非ミラーリング領域に格納するように制御する。 （もっと読む）

【課題】アクセス要求により頻繁に指定される論理ブロックに対応する物理ブロックへのアクセスを効率的に行う。
【解決手段】アクセス要求により、そのときまでに指定された論理ブロックについて、その論理ブロックに対応する物理ブロックにアクセスするための論理ブロック情報が所定個数保持される。この論理ブロック情報の保持では、優先順位の高い論理ブロック情報が優先順位の低い論理ブロック情報より優先される。この優先順位の管理では、アクセス要求により頻繁に指定される論理ブロックに対応する論理ブロック情報の優先順位が高くなる。アクセス要求を受けたときに、そのアクセス要求により指定された論理ブロックに対応する論理ブロック情報が保持されていれば、その保持されている論理ブロック情報に基づいて指定された論理ブロックに対応する物理ブロックへのアクセスが行われる。 （もっと読む）

【課題】論理規模を増大させることなく、複数のバスマスタからのリクエスト発行数を増加させる。
【解決手段】本発明による半導体集積回路１００は、複数のキュー３３０と、複数のバスマスタ１、２から発行されたリクエストのアクセス先のアドレスに基づいて、リクエストを複数のキュー３３０のいずれかに振り分けるリクエスト振り分け部３０１と、複数のキュー３３０から選択したキュー内のリクエストを、外部デバイス５に発行するリクエストセレクタ３０２とを具備する。 （もっと読む）

【課題】ＣＰＵからメモリへのアクセス時間を短縮する。
【解決手段】内部メモリ２０６は外部メモリ２０３に格納されているデータの複製を所定サイズのデータブロック単位で格納している。読み出し対象データの複製が内部メモリ２０６に格納されていない場合に、メモリアクセス制御プログラム２１０は、読み出し対象データを外部メモリ２０３から読み出し、読み出した読み出し対象データをＣＰＵ２０１の読み出し要求元に供給し、その後、メモリアクセス制御プログラム２１０は、読み出し対象データを含むデータブロックを外部メモリ２０６から読み出し、ＤＭＡコントローラ７０３を用いて、読み出したデータブロックを内部メモリ２０６に格納する。 （もっと読む）

【課題】インターネット端末として利用可能な携帯電話を提供する。
【解決手段】制御部（８）は、電源投入時には、ファイルストレージ用フラッシュメモリ（１３）から必要なプログラムを読出してＲＡＭ（１２）へ転送し、ＲＡＭを命令メモリとして利用して処理を実行する。インターネット接続時には、制御部は、ファイルストレージ用フラッシュメモリから所定のプログラムを読出してＲＡＭ（１２）へ転送して処理を実行する。インターネットからの受信データは、制御部の制御の下に、ＲＡＭ（１２）に格納された後ファイルストレージ用フラッシュメモリに格納する。 （もっと読む）

【課題】実際のシステムにメモリデバイスを組み込んだ際に利用されないメモリアドレス空間を利用し、上記で述べたようなページミス時のアクセスペナルティを軽減する。
【解決手段】メモリ制御回路は、メモリデバイスへのアクセス種別およびアクセスアドレスを判別し適切なメモリデバイスに対してアクセスコマンドを発行させるコマンド振り分け手段と、実際のメモリデバイスにアクセスコマンドを発行させるコマンド発行手段とを備える。コマンド振り分け手段はメモリアクセスがライトであった場合には、アドレス変換手段が示すデバイスの物理アドレスに対しライトコマンドを発行する。メモリアクセスがリードであった場合には前記アドレス変換手段が示す物理アドレスの状態を確認して最適なデバイスに対してリードコマンドを発行する。 （もっと読む）

【課題】複数のメモリアクセスリクエスタからのリクエストでも、バスの使用効率を高めるためのグループ化が可能なメモリコントローラおよびデータ処理装置を提供する。
【解決手段】リクエストキュー２２は、複数のメモリアクセスリクエスタから受信したリクエストを格納する。併合部３１は、リクエストキュー２２内のリクエストのうち、ＤＤＲ２−ＳＤＲＡＭにおける１回の読出しサイクルまたは書込みサイクルでアクセス可能なリクエストを併合する。メモリインタフェース部２７は、リクエストに従って、ＤＤＲ２−ＳＤＲＡＭに対してアクセスを行ない、併合された複数のリクエストに対するＤＤＲ２−ＳＤＲＡＭのアクセスを一括して行なう。 （もっと読む）

【課題】リクエストを受け付けてから後続リクエストの処理が完了するまでの時間を短縮することを課題とする。
【解決手段】システムボード１では、ＩＯＣ１０が、先行リクエストの種別または後続リクエストの種別に応じて、リクエストの順序制御をＩＯＣ１０が担当するかＣＰＵ２０が担当するかを判定する。そして、ＩＯＣ１０が、リクエストの順序制御をＣＰＵ２０が担当すると判定された場合には、先行リクエストに続いて、後続リクエストをＣＰＵ２０に送信する。そして、ＣＰＵ２０が、先行リクエストをメモリ３０に送信し、先行リクエストの処理が完了した後に、後続リクエストをメモリ３０に送信するように順序を制御する。 （もっと読む）

メモリ待ち時間を短縮するための方法、装置およびシステムが開示される。一実施形態では、ホストコンピュータシステムとメモリとの間のデータを、複数の時間間隔にわたって、メモリでポートまたはポート群を介して通信し、このホストコンピュータはメモリと連結される。さらに、データに関連したコマンドを、単一の時間間隔にわたって、ホストコンピュータシステムとメモリとの間でポートまたはポート群を介して通信する。
（もっと読む）

【課題】読み出しおよび書き込み操作を行う際にかかる時間を短縮するために、非揮発性メモリをセクタフォーマットで組織化されたデジタル情報の記憶用に採用し、それによりシステムの全体的な性能を上げ、同時にこのデジタルシステムの製造経費を削減する、デジタルシステムを提供する
【解決手段】コントローラはセクタ単位に構成された情報を転送し、各セクタはホストと不揮発性メモリバンクとの間にユーザデータ部分およびオーバーヘッド部分を含み、２つの不揮発性メモリデバイス内の同じセクタに関連する２バイトのセクタの記憶および読み出しを同時に行う。各不揮発性メモリデバイスは、メモリロケーションの行によって規定され、ここで、少なくとも２つの半導体デバイスの対応する行が、その内部に２セクタの情報を、不揮発性メモリデバイスのメモリ行の１つに維持された２つのセクタに関連するオーバーヘッド情報と共に維持する。 （もっと読む）

【課題】リードモディファイライトの動作を高速に行うことを目的とする。
【解決手段】ＤＲＡＭ１に対してリードモディファイライトの制御を行うメモリ制御装置であって、ＤＲＡＭ１にデータを記憶するときに、このデータのうちリードモディファイライトの対象となるデータと同一のデータの一部または全部を記憶するデータ記憶部１０と、データ記憶部１０に記憶されたデータを読み出して変更を行い、ＤＲＡＭ１に書き込みを行うデータ処理部９と、を備えている。予めデータ記憶部１０にリードモディファイライトの対象となるデータを書き込むことで、リードモディファイライト処理を行うときには、データ記憶部１０からのデータを変更処理することが可能になる。これにより、ＤＲＡＭ１からのデータ読み出しがなくなり、リードモディファイライトの処理が高速になる。 （もっと読む）

【課題】キャッシュ方式によって行っていたデータの先読みを、機能的なグループ単位での先読み方式とし、効率化、及びブート時間の短縮を図る。
【解決手段】起動時あるいは処理内容の変更時に、ＤＭＡ装置１０９によって、プロセッサ１０１を介さずに、外部メモリ１１３から、プロセッサ１０１に接続された内部メモリ１０５にデータを読み込むことによって、プロセッサ１０１が所望の処理を開始するプロセッサのブート方式において、データを格納するデータ分割格納手段と、必要とする外部メモリ１１３におけるデータのブロックのアドレスと、格納する内部メモリ１０５のアドレスの関係を記述した変換テーブル１０７によって、外部メモリ１１３から内部メモリ１０５への読み込み処理を行う変換テーブル手段と、から成るブート方式とする。 （もっと読む）

【課題】連続的なデータストリームを処理するためのパラメータを有効に高速メモリに蓄えて利用するデータストリーム処理装置を提供する。
【解決手段】連続的なデータストリームを順次処理する処理手段（処理部５）と、データストリームを処理するためのパラメータが記憶され処理手段の処理する個々のデータに応じてランダムにアクセスされる記憶手段とを備え、記憶手段には、処理手段が現在処理しているデータストリームを処理するための現パラメータと、次のデータストリームを処理するための次パラメータとが順次切り替えて記憶される少なくとも２つの記憶領域（メモリ３Ａ、３Ｂ）が設けられる。 （もっと読む）