説明

Fターム[5B060CB01]の内容

メモリシステム (7,345) | ロード/ストア制御 (453) | ロードバッファ/ストアバッファ制御 (270)

Fターム[5B060CB01]に分類される特許

1 - 20 / 270



【課題】 転送装置から転送されてくる画像データを効率的に処理できる情報処理装置およびメモリ管理方法を提供することを目的とする。
【解決手段】 実施形態によれば、情報処理装置は、メモリと、テーブルと、変更手段と、通知手段とを有する。メモリは、複数の画像データを保持する複数のバッファ領域を有する。テーブルは、複数のバッファ領域を画像データが書き込まれる受信バッファと画像データを保持する保持バッファとに割り当てる。変更手段は、前記受信バッファに書き込まれた画像データを保持する場合、前記保持すべき画像データが書き込まれた受信バッファと保持バッファとを入れ替える。通知手段は、変更手段により受信バッファと保持バッファとを入れ替えた場合、変更後の受信バッファを示す情報を画像転送元へ通知する。 (もっと読む)


【課題】画像処理などの所定の処理に用いられるSIMD型プロセッサ全体の処理時間を従来技術に比較して削減できるメモリコントローラと、当該メモリコントローラを備えたSIMD型プロセッサとを提供する。
【解決手段】リードバッファカウンタ回路51は、リードバッファRB0がプロセッサエレメントPE0〜PENのレジスタRjにデータを転送する毎にアドレス値C51をインクリメントして出力する。ループレジスタ52は、所定の最大アドレス値を格納する。比較器53は、リードバッファカウンタ回路51から出力されるアドレス値C51を最大アドレス値C52と比較し、アドレス値C51が最大アドレス値C52と一致したとき、リードバッファカウンタ回路51をリセットするためのカウンタリセット信号S53を発生してリードバッファカウンタ回路51に出力する。 (もっと読む)


【課題】データを記憶するためのハイブリッド固体メモリシステムを提供する。
【解決手段】この固体メモリシステムは、揮発性固体メモリ、不揮発性固体メモリおよびメモリ制御部を備える。さらに、この固体メモリシステム中にデータを記憶するための方法を提供する。この方法は次のステップを含む。メモリ制御部が書込みコマンドを受け取る。この書込みコマンドに応答して、書込みデータが揮発性メモリ中に記憶される。データ転送要求に応答して、揮発性メモリから不揮発性メモリにデータが転送される。 (もっと読む)


【課題】 フラッシュコマンド前後のデータを区別可能とし、フラッシュコマンド後他のコマンドを受け付け可能としたメモリシステムを提供する。
【解決手段】 不揮発性メモリ17は、データを記憶する。バッファ15は、不揮発性メモリに書き込むべき少なくとも1つのデータを一時的に保持する。インターフェース部13は、ホストデバイス12からの要求を受ける。バッファ制御部14は、バッファに保持された少なくとも1つのデータを不揮発性メモリに一括して書き込むフラッシュ要求を受ける毎にインクリメントされるカウンタ21を有し、このカウンタ21のカウント値に基づきバッファ15に保持された少なくとも1つのデータを不揮発性メモリ17に転送する。インターフェース部13は、バッファ制御部14がフラッシュ要求を受け付けた場合、次の要求を受け付け可能である。 (もっと読む)


【課題】フレームバッファへの書込みと読出しが並列に行われる画像処理装置において、フレーム間で読出開始位置が異なっても、画像処理後のフレームの出力レートを一定に保つ。
【解決手段】書込部120はフレーム毎に該フレームに含まれる複数の画像データを所定の順序でフレームバッファ130に書き込む。読出部140は、フレーム毎に、第1の順位から第2の順位までに書込部120が書き込んだ複数の画像データを読み出す。第1の順位は、画像処理部150が当該フレームに対して行う画像処理によって異なりうる。読出部140は、各フレームに対して、該フレームの先頭の画像データの書込みの開始から所定の時間が経過した時点で読出しを開始する。この所定の時間は、フレームの先頭の画素の書込みの開始から、最も後の第1の順位に対応する画素のデータの書込みの完了まで以上の時間である。 (もっと読む)


【課題】 DRAMを用いずに、データの高速な読み出しが可能なメモリシステムを提供する。
【解決手段】 複数の不揮発性メモリ11は、複数のチャネルのそれぞれに接続され、複数のバンクを有している。バッファ17は、複数の不揮発性メモリから読み出されたデータを保持し、同時に読み出し可能なデータサイズのほぼ2倍の容量を有するスタティックメモリにより構成されている。複数のチャネル制御部16-0〜16-7は、複数の不揮発性メモリからデータを読み出すための読み出し要求を複数のチャネル毎に保持するキューを有している。バッファ制御部15は、読み出し要求を複数のチャネル制御部のいずれかのキューに供給するとともに、バッファ内に不揮発性メモリから読み出されたデータを保持するための領域を確保する。 (もっと読む)


【課題】メモリアクセスを伴うデータ処理効率向上に寄与するメモリシステムを提供する。
【解決手段】書換え可能な不揮発性メモリ(2)、バッファメモリ(5)及びコントローラ(4)を有する。コントローラは外部装置に接続される第1データ転送制御部(11)、不揮発性メモリに接続される第2データ転送制御部(12)、及び第1データ転送制御部からの転送要求と第2データ転送制御部からの転送要求に応答してバッファメモリとの間のデータ転送を制御する転送調停部(13)を有する。前記第1データ転送制御部は外部装置と転送調停部に接続され、転送調停部に転送要求を出力する。第2データ転送制御部は不揮発性メモリと転送調停部に接続され、転送調停部に転送要求を出力する。転送調停部は、第1データ転送制御部からの転送要求と第2データ転送制御部からの転送要求に対し、バッファメモリに対する書き込みと読み出しの転送を時分割で制御する。 (もっと読む)


【課題】フラッシュメモリのアクセス時間よりも早いクロック時間で関連するマイクロプロセッサを動作させるときに全体の速度を向上させる。
【解決手段】フラッシュメモリ1がマイクロプロセッサ3とペースを保つために専用フラッシュ・バス2がフラッシュメモリ1をマイクロプロセッサ3へつなげる。前記フラッシュ・バス2がマイクロプロセッサのデータ・バス8の幅nより大きな幅mを有する。好ましくは、幅mは幅nの複数倍である。多数の中間記憶装置4は、幅変換の機能をもたらすためにフラッシュ・バス2をマイクロプロセッサ3のデータ・バス8に接続する。これらの中間記憶装置4は、付加的なタグ記憶装置5とともにマイクロプロセッサのデータ要求に対してキャッシュとして作用しICの潜在的速度を向上させる。 (もっと読む)


【課題】メモリアクセス制御装置の回路規模を削減する。
【解決手段】メモリアクセス制御装置であって、リード動作ライト動作時のアドレスとデータを格納するバッファと、バッファへのアドレスとデータの入出力を制御するバッファ制御回路と、外部メモリへのアドレスとデータの入出力を制御するメモリ制御回路とを備え、バッファ制御回路は、リード動作を実行する場合、外部メモリへのリード動作で使用するアドレスをバッファに設定し、バッファに設定された外部メモリのアドレスに基づいて外部メモリに対してリード動作を行ってデータを取得し、取得したデータをバッファに格納し、ライト動作を実行する場合、外部メモリへのライト動作で使用するアドレス及びデータをバッファに設定し、バッファに設定された外部メモリのアドレスと外部メモリにライトするデータとに基づいて外部メモリに対してライト動作を行う。 (もっと読む)


【課題】第1の処理手段が第2の処理手段によって記憶手段に書き込まれたデータを用いて所定の処理を行うようになっているマイコンにおいて、処理効率を向上させると共に、第1の処理手段が上記データを誤って書き替えてしまうことを防止する。
【解決手段】2つのPE(プロセッサエレメント)1,2を備えるマイコン40では、PE2からPE1へ、記憶手段としてのRAM41を介してデータが供給されるが、そのRAM41は、PE1とPE2との各々から別々にアクセスされる2つのバンクを有した2バンク構成のRAMであり、更に、そのRAM41では、PE1からアクセスされるバンクとPE2からアクセスされるバンクとが、PE1からの選択信号によって切り替わるようになっていると共に、各バンクとも、PE1からはリードアクセスのみ可能で、PE2からはライトアクセス及びリードアクセスが可能になっている。 (もっと読む)


【課題】キャッシュ機能を用いないで、不揮発性半導体記憶装置における小容量書込みの高速化を図る。
【解決手段】本発明の代表的な実施の形態に係る不揮発性半導体記憶装置(1)は、ホストシステム(2)に接続可能とされ、不揮発性記憶部(11)と、その動作制御を行うコントローラ(12)とを含む。上記コントローラは、論理アドレスと物理アドレスとの対応関係を、上記ホストシステム側のアクセス単位と、上記不揮発性記憶部側のアクセス単位とに分けて管理し、上記ホストシステムからの書込み指示に係るデータのサイズに応じて、上記ホストシステム側のアクセス単位での管理と、上記不揮発性記憶部側のアクセス単位での管理とを判定し、上記不揮発性記憶部における対応領域にデータを書込むことで、バッファメモリへのデータ退避を不要とする。 (もっと読む)


【課題】データ書き込み効率に優れた携帯可能電子装置及び情報処理方法を提供することにある。
【解決手段】携帯可能電子装置は、通信手段と、第1の記憶手段と、書き込み手段とを備える。前記通信手段は、情報処理装置と通信し、第1及び第2の書き込みデータを受信する。前記第1の記憶手段は、前記第1及び第2の書き込みデータを記憶する。前記書き込み手段は、前記第2の書き込みデータの存在を示す第1の制御情報、前記第1の制御情報に対応付けられた前記第1の書き込みデータ、前記第1の書き込みデータの存在を示す第2の制御情報、及び前記第2の制御情報に対応付けられた前記第2の書き込みデータにより第1の書き込み単位データを構成し、前記第1の記憶手段に対して前記第1の書き込み単位データを書き込む。 (もっと読む)


【課題】ビデオサーバのメモリから再生とファイル出力の同時処理を効率的に実現できるようにすること。
【解決手段】本実施形態に係るメモリ制御装置は、バッファメモリ2から前記ファイル出力データと再生データとを切り替えて読み出すリード制御部23と、リード制御部23により読み出されたファイル出力データを送信前に一時的に蓄積するファイル出力用速度変換バッファ31と、リード制御部23により読み出された再生データを送信前に一時的に蓄積する再生速度変換バッファ33と、ファイル出力用速度変換バッファ31からバックプレッシャー信号を受けている期間に再生データを読み出させるようにリード制御部23を制御するリードライト切替制御部24とを具備する。 (もっと読む)


【課題】バースト転送が可能な画像メモリを用いた場合に、成分数の多いカラー画像データに対しても成分数の少ないモノクロ画像データに対しても画像回転処理などを内部メモリの増加を抑えて効率よく実行できる画像メモリ制御装置を提供する。
【解決手段】CMYKAの5成分のカラー画像を順次入力するときは、成分別に8ラインずつの入力バッファを5個形成して8ライン分の画像データを一時保存した後、入力バッファから同一領域に対応する各成分の画像データを8×8画素単位のブロックで読み出し、これらのブロックを同一行アドレス内の連続する列アドレスにバースト転送で格納する。K,Aの2成分のモノクロ画像データを入力するときは、前記入力バッファを2個ずつ組み合わせて16ラインの入力バッファを2個形成し、ブロックサイズを16×16画素に拡張して同様の処理を行う。 (もっと読む)


【課題】フラッシュ及びSRAMのアクセス時間を改善し、ASICを使用する移動電話機のパワー消費を低減する。
【解決手段】改善されたアクセス時間を備えるフラッシュ及びSRAMメモリを特定用途集積回路(ASIC)の中に埋込む。フラッシュメモリシステムは、個々のフラッシュマクロの組及びフラッシュマクロにアクセスするためのフラッシュメモリコントローラ132を備えるように構成されたフラッシュメモリ列130を含む。フラッシュメモリコントローラは、フラッシュマクロの一つへ、同時にフラッシュマクロの他の一つから読出している間に、書込むための読出し間書込みユニット144,146を含む。フラッシュメモリコントローラは、また、プログラム可能な待機状態レジスタ138及びフラッシュメモリ列の異なる部分のための別々のパスワードを提供するパスワードレジスタ140を含む。 (もっと読む)


【課題】ブートローダは、他のデータ及びプログラムが、より適切にアクセスされることができる下位のメモリの中に記憶されることができるような、上位のメモリに交換されるフラッシュメモリシステムを提供する。
【解決手段】フラッシュメモリセルをハイメモリロケーションおよびロウメモリロケーションに区分するための手段が設けられたフラッシュメモリセル及びフラッシュメモリコントローラ132を含む。フラッシュメモリセルは、フラッシュメモリ空間の最下位のメモリアドレスで始まるブートローダを記憶する。区分するための手段は、ブートローダによって実行された動作が完了してしまった後にハイメモリロケーションとロウメモリロケーションを交換するための手段を含む。メモリ交換ユニット149は、ブートローダによって実行される動作の完了に引続いてハイメモリおよびロウメモリを交換するために設けられる。 (もっと読む)


【課題】リソースの整理時における応答時間の増大を低減する。
【解決手段】メモリシステムは、不揮発性メモリと、前記不揮発性メモリのリソースの使用量が所定量に達したとき前記不揮発性メモリのリソースを整理してリソースを増加させるリソース管理部と、ホスト装置から受信した書き込みデータの転送速度の設定値を算出する転送速度設定部と、前記ホスト装置から受信した書き込みデータを前記転送速度設定部が算出した設定値の転送速度で前記不揮発性メモリに転送する転送制御部と、を備える。前記転送速度設定部は、前記不揮発性メモリのリソースの使用量が増加するほど低い設定値を算出し、前記リソース管理部は、前記転送制御部が前記転送速度の設定値で前記書き込みデータを転送することにより生じた待ち時間を利用して前記不揮発性メモリのリソースを整理する。 (もっと読む)


【課題】リード要求のデータサイズとメモリのアクセス単位が一致していない場合でも高速にデータを読み出す。
【解決手段】メモリコマンド出力制御部90が、CPU10のリード要求に基づいてメモリ装置30からアクセス単位ごとにデータを読み出し、リード予備データ保持部60が、読み出されたデータのうち最後のアクセス単位のデータを保持する。CPU10から次のリード要求があった場合に、データ選択制御部70は、リード要求の対象となっているデータのうちリード予備データ保持部60に保持されていないアクセス単位のデータのみをメモリコマンド出力制御部90を介してメモリ装置30から読み出し、メモリ装置30から読み出したデータとリード予備データ保持部60の保持データをCPU10に返す。同一のアクセス単位を重複してメモリ装置30から読み出す必要がなく、これにより高速なデータ読み出しが可能である。 (もっと読む)


【課題】データメモリの不連続なアドレスにアクセスして要素データを読み書きする場合であっても、良好なスループットを得る。
【解決手段】
メモリ制御装置は、要素データ列が読み書きされる複数のバンクを有するメモリに、要素データ列を読み書きするためのバンクごとのアドレスを生成する第1の生成部と、前記要素データ列における演算要素データの位置と、ベクトルレジスタでの格納順序を対応付ける信号を生成する第2の生成部と、前記複数のバンクに読み出される要素データ列から演算要素データを選択してベクトルレジスタに格納し、または、ベクトルレジスタから読み出した演算要素データを要素データ列に挿入する。これにより、レイテンシを抑制し、ベクトルプロセッサの良好なスループットを得る。 (もっと読む)


1 - 20 / 270