【課題】リセット信号線を接続するための端子や配線等の回路構成がなく、簡易な構成をもつ記憶装置、カートリッジ、通信システムおよび記憶装置の制御方法を提供すること。
【解決手段】記憶装置２０は、クロック信号ＳＣＫおよびデータ信号ＳＤＡが入力され、リセットにより初期化された後にクロック信号ＳＣＫに同期したデータ通信を開始するよう構成されている。この記憶装置２０は、クロック信号ＳＣＫがハイのレベルを維持する期間において、データ信号ＳＤＡに複数回のレベル変化を生じたか否かを判定し、複数回のレベル変化を生じていた場合に、記憶装置２０のリセットを実行するリセット処理ユニット２７を備えている。 （もっと読む）

【課題】メモリのリフレッシュ動作を要求するためのトリガの周期に起因するノイズのレベルを低減する。
【解決手段】リフレッシュ制御装置４００は、ＤＲＡＭ２００へのメモリアクセス要求と、リフレッシュ動作の実行を要求するためのリフレッシュトリガとを調停する調停機能部７００と、リフレッシュレート規定を満たすように、前記リフレッシュトリガを一定でない周期で発生するトリガ発生部６００とを備える。 （もっと読む）

フラッシュ・メモリ・コントローラとフラッシュ・メモリ・アレイの間でインタフェースをとるための方法および装置が提供される。このインタフェースは、フラッシュ・メモリ・コントローラとフラッシュ・メモリ・アレイの間の通信チャネルを備え、この通信チャネルは、クロック信号の第１のエッジでフラッシュ・メモリ・アレイにおけるターゲット・セルに関するデータを伝送し、さらにこの通信チャネルは、クロック信号の第２のエッジで、そのターゲット・セルに関するさらなる情報を伝送する。例示的な書き込みアクセスの場合、さらなる情報は、例えば、ターゲット・セルに関連する１つまたは複数のアグレッサ・セルについての情報を備える。例示的な読み取りアクセスの場合、さらなる情報は、例えば、第１のエッジで伝送されるターゲット・セルに関するデータに関するソフト情報を備える。
（もっと読む）

【課題】バスマスタがレジスタ等の周辺モジュールをアクセスする際のレイテンシを有効に低減する情報処理装置及びインターフェイス回路を提供すること。
【解決手段】第１クロック信号に同期して動作するバスマスタ（１１００）と、第２クロック信号に同期して動作する周辺モジュール（１２００）と、前記第１クロック信号に同期して前記バスマスタとの間でデータ転送するための第１アクセスポートと前記第２クロック信号に同期して前記周辺モジュールとの間でデータ転送するための第２アクセスポートとを有する記憶手段としてデュアルポートＲＡＭ（１２１０）を有し、該デュアルポートＲＡＭを介してバスマスタ（１１００）と周辺モジュール（１２００）との間のデータ転送を遂行する。 （もっと読む）

【課題】モリコントローラの複雑さを低減する目的でメモリデバイスのシステム読出し待ち時間を均一化する。
【解決手段】制御回路２０００は、制御回路が前記フラグ信号を受け取ってから所定数の読出しクロックサイクル後に、前に受け入れたコマンドに関連するデータをメモリデバイスがメモリアレイから少なくとも１つのデータ信号線上に出力開始し、メモリデバイスの読み出し待ち時間と等しくするために、前記読み出しクロックサイクルの数は信号伝播の特徴にしたがって予め定められる。 （もっと読む）

【課題】外部ストローブ信号及びこの信号に同期した外部データをシステムクロックでラッチするタイミングを調整する。
【解決手段】メモリ１００からのストローブ信号ｓ１００ａはストローブ遅延選択部１０３の遅延回路１０３１〜１０３ｎで遅延されて複数の遅延ストローブ信号となる。ストローブラッチ部１０６は、前記各遅延ストローブ信号の受信タイミングでチェック用データを生成し、システムラッチ部１０７は、ストローブラッチ部１０６でラッチされたチェック用データをシステムクロックｓ２００でラッチする。期待値比較部１０８及び遅延判定部１０９での比較、判定に基づいて、ストローブ遅延選択部１０３での最適遅延の最適ストローブ信号が選択される。その後、メモリ１００からのデータｓ１００ｂをデータ遅延選択部１０４の遅延回路１０４１〜１０４ｎで遅延させて複数の遅延データとして、その中から、前記期待値比較部１０８及び遅延判定部１０９での比較判定に基づいて、最適遅延の最適データが選択される。 （もっと読む）