【課題】Load Reduced型のメモリモジュールにおいてメモリデバイスの搭載位置によるデータのスキューを低減する。
【解決手段】データコネクタを有するモジュール基板１１０と、複数のメモリデバイス２０１〜２３６と、データコネクタとメモリデバイスとの間に接続されたデータレジスタバッファ３０１〜３０９とを備える。モジュール基板１１０は、メモリデバイスが搭載されたメモリ搭載領域Ａ１，Ａ２と、平面視でメモリ搭載領域Ａ１，Ａ２に挟まれた位置に定義され、データレジスタバッファが搭載されたレジスタ搭載領域Ｂとを有する。各メモリデバイスとデータレジスタバッファとの配線距離がほぼ均一になるため、メモリデバイスの搭載位置によるデータのスキューが低減される。 （もっと読む）

【課題】メモリデバイスにおける信号の反射を抑制するメモリモジュール及びこのメモリモジュールを複数備えてジッタを低減できるメモリシステムを提供する。
【解決手段】メモリモジュール１は、外部からアドレス／コマンド信号の入力を受ける外部入力端子３と、外部入力端子３からのアドレス／コマンド信号を受信する複数のメモリデバイス４ａ〜４ｈと、を備えている。また、メモリモジュール１は、外部入力端子３から複数のメモリデバイス４ａ〜４ｈに向かって２分岐を繰り返して形成された信号線路６を備えている。更に、メモリモジュール１は、信号線路６における２段目以降の分岐点７ｂ〜７ｇ、及び複数のメモリデバイスの入力端子５ａ〜５ｈのうち、いずれか一点に接続された終端抵抗９を備えている。 （もっと読む）

【課題】リセット信号配線上における共振現象を防止する。
【解決手段】リセット信号ＲＳＴが供給されるリセット端子３０Ｒ及びリセット信号ＲＳＴの活性化に応答してリセットされる内部回路３１，３２をそれぞれ含む複数の半導体チップ１２と、複数の半導体チップ１２が搭載されたモジュール基板１１とを備える。モジュール基板１１は、複数の半導体チップ１２にそれぞれ設けられたリセット端子３０Ｒに共通接続されたリセット信号配線１４Ｒと、リセット信号配線１４Ｒに接続された共振防止素子１５とを備える。本発明によれば、通常動作時において論理レベルが固定されるリセット信号ＲＳＴが共振現象によって活性化されることがなくなる。 （もっと読む）

【課題】様々な書き込みコマンド・スケジューリングを含むメモリシステムを提供する。
【解決手段】システム１００は、ホストデバイス５０を含み、ホストデバイス５０は、システム・メモリにメモリ・リクエストを始めるように構成される。システム１００はメモリコントローラ２５を含み、メモリコントローラ２５は、メモリ・リクエストを受け取るように、そして、メモリインタフェースを介してメモリデバイス２０に運ばれるメモリ・トランザクション３３にメモリ・リクエストをフォーマット化するように構成される。メモリ・トランザクション３３は、複数のメモリ書き込みコマンド・タイプを含む。各メモリ書き込みコマンド・タイプは、対応するデータ・ペイロードを運ぶために異なるそれぞれのスケジュールに対応する。 （もっと読む）

【課題】複数のメモリを接続するデータバスにおいて、汎用性を確保しつつ、データの衝突を防止する。
【解決手段】
制御回路１１０は、データ出力期間の開始時点から前記データ出力期間より短いドライブ期間を経過するまでの間だけ前記出力ドライバ１７０に前記データを入力するとともに、前記データ出力期間を経過したときにラッチ回路１８０に電流の供給を停止させる。出力ドライバ１７０は、入力された前記データの値に応じた電位を前記出力端子１９０に印加することにより絶対値が所定値となるドライバ電流を出力端子１９０に供給する。ラッチ回路１８０は、前記出力端子１９０に印加された電位を保持するとともに、保持している前記電位を前記出力端子１９０に印加することにより絶対値が前記所定値より小さいラッチ電流を前記出力端子に供給する。 （もっと読む）

【課題】複数のランクに分類された積層型の半導体装置において、異なるランクに対して連続アクセスされた場合のデータの衝突を防止する。
【解決手段】ライトデータを伝送する貫通電極ＴＳＶＷとリードデータを伝送する貫通電極ＴＳＶＲとをそれぞれ有する互いに積層された複数のコアチップＣＣ０〜ＣＣ７と、これらコアチップＣＣ０〜ＣＣ７に共通接続されたインターフェースチップＩＦとを備える。インターフェースチップＩＦは、データ入出力端子１６と、データ入出力端子と貫通電極ＴＳＶＷとの間に設けられた５２入力バッファと、データ入出力端子１６と貫通電極ＴＳＶＲの間に設けられた出力バッファ５１とを有する。本発明によれば、ライトデータとリードデータを互いに異なる貫通電極を介して伝送していることから、異なるランクに対して連続アクセスされた場合であってもデータの衝突が生じない。 （もっと読む）

【課題】アドレス信号と制御信号のタイミングの不一致に起因する誤動作が防止できるメモリモジュールを提供する。
【解決手段】メモリモジュールに、データを入出力する単位である複数のランクに区分けされた複数の半導体記憶装置と、全ランクの半導体記憶装置が縦列接続される、外部から入力されたアドレス信号を該半導体記憶装置に供給するための配線であるアドレス信号配線と、ランク単位で半導体記憶装置が縦列接続される、外部から入力された制御信号を該半導体記憶装置に供給するための配線である制御信号配線と、制御信号配線と接続された各半導体記憶装置に対応して設けられた、半導体記憶装置の入力容量と（ランク数−１）との積に等しい容量を持つ容量部とを備える。 （もっと読む）

【課題】ＣＰＵの初期化時間を短縮可能な数値制御装置の初期化方法及び数値制御装置を提供する。
【解決手段】数値制御装置１は、第１動作周波数よりも速い第２動作周波数とに切り換えて動作可能なＣＰＵ２Ａと、初期化するためのブートプログラムが格納されたＲＯＭ３と、このＲＯＭ３とＣＰＵ２Ａ，２Ｂとを接続するバス５と、このバス５に介装され複数のＣＰＵ２Ａ，２ＢとＲＯＭ３との信号伝達を調停可能なバス調停回路６とを有し、ＣＰＵ２Ａの起動時に、ＣＰＵ２Ａとバス調停回路６を第１動作周波数で起動させ、次に、バス５とバス調停回路６を介してＲＯＭ３からブートプログラムを読み込んでＣＰＵ２Ａのキャッシュメモリ１０に格納し、ＣＰＵ２Ａの動作周波数を第１動作周波数から第２動作周波数に切り換え、ＣＰＵ２Ａの動作周波数の切り換えに応じて、バス調停回路６の動作周波数を第１動作周波数から前記第２動作周波数に切り換える。 （もっと読む）

半導体記憶装置は、複数のメモリダイと、コントローラダイとを含む。コントローラダイは内部制御バスに接続される。コントローラダイは、外部リードコマンドに応答して、前記メモリダイのうちの選択された１つに内部リードコマンドを提供するように構成される。選択されたメモリダイは、内部リードコマンドに応答して、コントローラダイに読み出しデータを提供するように構成される。選択されたメモリダイとして選択されたときの、コントローラダイによる外部リードコマンドの受信とコントローラダイによる該選択されたメモリダイからの読み出しデータの受信との間のレイテンシが、前記メモリダイのうちの少なくとも２つに関して相異なる。
（もっと読む）

【課題】メモリチップの出力バッファにかかる負荷容量が大きい場合においても、出力バッファのサイズを大きくすることなく、読み出し波形の劣化を低減する。
【解決手段】半導体記憶素子から読み出された読み出し信号Ｄｉと基準電圧ｖｒｅｆが差動入力として与えられる差動回路２１と、差動回路２１から出力された過去の差動信号の状態から遠ざかるように、差動回路２１から出力される現在の差動信号の電位を制御するイコライズ回路２８と、イコライズ回路２８にて制御された差動信号の状態を検出するラッチ型センスアンプ２５と、ラッチ型センスアンプ２５にて検出された差動信号の過去の状態を保持し、イコライズ回路２８に供給する状態保持回路２９とをコントローラに設ける。 （もっと読む）

【課題】メモリデバイス内の終端抵抗をＯＮさせて、データバスと各メモリデバイスとの間における反射波を有効に防止し、それが不要であるときには積極的にＯＦＦしてできるだけ消費電力を抑えて、かつ信号振幅レベルを最大にする。
【解決手段】メモリコントローラと複数のメモリデバイスが１本のデータバス１を介して接続されている。各メモリデバイスはＯＮ／ＯＦＦ可能なアクティブな終端抵抗５を有し、メモリコントローラは各メモリデバイスのアクティブな終端抵抗５のＯＮ／ＯＦＦを制御する終端抵抗制御信号を出力するユニットを有し、各メモリデバイスはデータバス１ごとにデータ信号の変化点を検出する回路１３を有し、検出された変化点からの一定時間の区間に対してメモリコントローラからの終端抵抗制御信号のアクティブ制御を有効とし、一定時間以外の区間はアクティブ制御を無効に各メモリデバイス内で切り替える。 （もっと読む）

【課題】相変化メモリ（ＰＣＭ）モジュールを有するデュアルインラインメモリモジュール（ＤＩＭＭ）メモリデバイスの管理を提供する。
【解決手段】ＢＩＯＳは、ＰＣＭモジュール識別（ＩＤ）を読み出して、ＰＣＭモジュール構成に応答するための、実行可能コードを有することができる。ＰＣＭモジュールは、ＤＩＭＭが行アドレスを受信した直後に、メモリコントローラによって生成される列アドレスをＤＩＭＭへ供給することを可能にするアディティブレイテンシと関連することができる。ＤＲＡＭキャッシュメモリのようなメモリデバイスを用いて、ＰＣＭＤＩＭＭの特定のアドレスに対応する書き込みデータをキャッシュに格納することができる。 （もっと読む）

本発明の様々な実施形態は、コンピュータシステムのメモリを分離するための光学ベースの方法と拡張メモリシステムに向けられたものである。一態様において、拡張メモリシステム(200)は、プロセッサと電気的に連通している第１の光学／電気インターフェース(202)と、メモリと共に構成されたメモリ拡張ボード(204)と、前記メモリ拡張ボードに取り付けられた第２の光学／電気インターフェース(208)とを備える。前記第１のインターフェースは、光学信号を、前記プロセッサに送られる電気信号へと変換し、及び、前記プロセッサにより生成された電気信号を、光学信号へと変換する。前記第２のインターフェースは、光学信号を、前記メモリに送られる電気信号へと変換し、及び、前記メモリにより生成された電気信号を、光学信号へと変換する。前記光学信号は、前記第１のインターフェースと第２のインターフェースとの間において交換される。実施形態はまた、データを送って拡張メモリシステム内において受け取るための方法も含む。
（もっと読む）

【課題】データ記憶装置において、電力消費の低下を実現すること。
【解決手段】ＤＲＡＭコントローラ２０８の省電力制御回路２１３は、ＤＲＡＭ１０１がリフレッシュモードに移行させるべき条件が成立したと判定した場合、ＤＲＡＭコントローラ２０８がＤＲＡＭバス１１５を構成する各データ信号線へ出力する信号の状態をＬｏｗレベルに固定するとともに、ＴＶ電源１０６によるＤＲＡＭバス１１５を構成する各データ信号線への基準電圧の供給を停止するように制御する構成を特徴とする。 （もっと読む）

【課題】メモリバッファを用いることなく、各チャネルにかかる負荷が低減されたメモリモジュールを提供する。
【解決手段】モジュール基板１８０と、モジュール基板１８０に搭載されたメモリチップＭＣ_１０１〜ＭＣ_１７２と、メモリチップＭＣ_１０１〜ＭＣ_１７２にそれぞれ個別に接続され、リードデータ又はライトデータが伝送されるデータ入出力配線ＤＱＬ１〜ＤＱＬ７２とを備える。メモリチップＭＣ_１０１〜ＭＣ_１７２の数は、データ入出力配線ＤＱＬ１〜ＤＱＬ７２を介して同時に伝送されるリードデータ又はライトデータのビット数と等しい。このように、複数のデータ入出力配線がそれぞれ個別のメモリチップに接続されていることから、メモリバッファを用いることなく、各チャネルにかかる負荷を低減することが可能となる。 （もっと読む）

【課題】ＯＤＴ端子による内蔵終端抵抗の制御とリードデータの出力タイミングのずれによるバス転送時間の遅れをなくす。
【解決手段】終端抵抗制御信号により外部からオンオフが制御可能な終端抵抗回路を備えた複数の半導体記憶装置と、複数の半導体記憶装置のうちいずれかの半導体記憶装置にリードコマンド又はライトコマンドを実行させるときに複数の半導体記憶装置の終端抵抗値がいずれもオンし、いずれの半導体記憶装置もリードコマンド又はライトコマンドを実行しないときに複数の半導体記憶装置の終端抵抗値がいずれもオフするように終端抵抗制御信号を出力する終端抵抗制御部を有するメモリコントローラと、を備え、半導体記憶装置の終端抵抗回路が、リードコマンドに応答してデータを出力するときに終端抵抗制御信号のレベルによらず、オフする。 （もっと読む）

【課題】 マスタ／スレーブ設定ではなく、ピアツーピア設定で動作することができる不揮発性メモリが提供される。
【解決手段】 実施形態によっては、本メモリは、メモリの外のデバイスとのトランザクションを開始することができる。従って、本メモリは、従来はメモリコントローラと他の外部デバイスとで実行されるタスクを、主体的に実行することができる。 （もっと読む）

【課題】複数のリクエスタからのメモリアクセス要求の一を処理するものであって、アクセス効率を低下させずに同時スイッチング出力本数を低減するメモリアクセス制御装置を提供する。
【解決手段】メモリアクセス制御装置１は、メモリアクセス要求（以下、要求）を処理するもので、未処理の要求を順次記憶する記憶部と直前に処理した要求を保持するレジスタ１４と未処理の要求から処理対象を選択するメモリアクセス選択処理部１３と、を備え、メモリアクセス選択処理部１３が、レジスタ１４に保持されている要求が読み込み要求のとき、未処理の要求から任意に処理対象を選択し、レジスタ１４に保持されている要求が書き込み要求のとき、未処理の要求から読み込み要求である要求を任意に選択し、未処理の要求が全て書き込み要求であれば、その書込みデータがレジスタ１４の要求の書き込みデータに最も近い要求を選択する。 （もっと読む）

【課題】コマンドの先行発行が可能な不揮発性記憶システムにおいて、アクセス装置が電源遮断時のファイルの整合性を保ちつつ、ユーザーデータおよび管理情報データの制御を実施するのは困難であった。
【解決手段】コマンドスケジューラ１６２は、ユーザーデータおよび管理情報データにＳｅｑ番号を付与し、同一Ｓｅｑ番号をもつユーザーデータの書き込み完了後に、同一Ｓｅｑ番号を有する管理情報データの書き込みを実行するように制御する。これにより、書き込み中に電源遮断が発生してもファイルの整合性を保つことができる。 （もっと読む）