【課題】複数のマスタが１つのペリフェラル回路にアクセス可能なプロセッサシステムにて、ＣＰＵの負荷を低減する。
【解決手段】ＣＰＵが接続されたメインバスと、マスタからの制御命令に従って処理を実行するペリフェラル回路との間に、仮想化ペリフェラルコントローラを設け、仮想化ペリフェラルコントローラが、制御命令に係る調停処理を行い、その結果に応じて制御命令を周辺回路に発行するか又は命令バッファに保持するかを制御するようにして、ソフトウェア制御によるペリフェラル回路の制御を仮想化ペリフェラルコントローラによって代行し、ＣＰＵの負荷を低減する。 （もっと読む）

【課題】高速処理とアクセス順序を保証する処理のいずれか一方を選択的に行うこと。
【解決手段】モード設定レジスタ１１０は、第１のモード及び第２のモードのいずれか一方を示す所定の値を格納する。モード切替部１０７は、モード設定レジスタ１１０に格納された所定の値が第１のモードを示す場合、バス１０１を介して受け取った第１のアクセス要求をメモリモジュール１０９の第１のインタフェースに出力し、所定の値が第２のモードを示す場合、第１のアクセス要求をアクセス調停部１０８に出力する。アクセス調停部１０８は、モード切替部１０７から第１のアクセス要求を、バス１０２から第２のアクセス要求を受け取る。アクセス調停部１０８は、第１のアクセス要求と第２のアクセス要求とを同時に受け取った場合、所定の方法に従って第１のアクセス要求と第２のアクセス要求の出力順序を調停し、メモリモジュール１０９の第２のインタフェースに供給する。 （もっと読む）

【課題】汎用的なバスアービテーションのための回路構成を利用することができると共に、バスの状態に関わらず、簡単な回路構成で局所的なマスタのデッドロックを防止する。
【解決手段】複数のバスマスタがバス１２に接続されている状態で、同時にこのバス１２の使用権の要求があった場合に発生するデッドロックを、バスマスタ側の機能の切替によって回避するようにした。この場合、バスマスタに搭載されている内部バスアービタ２４の機能は既存のままで、この内部バスアービタ２４と各機能との間に要求切替回路２８を介在させるのみでよいため、簡単な回路構成でデッドロックを回避することができる。また、内部バスアービタ２４は、機能が切り替わっていることが認識されないため、制御プログラム等の大幅な変更も不要となる。 （もっと読む）