【課題】プロトコルに従ってアクセスを行うアービタとバスマスタとの間の入出力信号のタイミングの制約を改善することができる信号転送回路を提供する。
【解決手段】バスマスタから入力されたメモリへのアクセス要求をアービタに中継する際に、入力されるアクセス要求入力信号およびメモリアドレス入力信号のタイミングを整えたアクセス要求出力信号およびメモリアドレス出力信号を出力すると共に、アービタから入力されるアクセス許可入力信号に先行して、アクセス許可出力信号をバスマスタに出力する制御信号転送部と、データをバスマスタまたはアービタに中継する際に、入力されるそれぞれのデータ入力信号のタイミングを整えたそれぞれのデータ出力信号を、バスマスタまたはアービタに出力すると共に、アービタから入力されるデータ有効期間入力信号のタイミングを整えたデータ有効期間出力信号をバスマスタに出力するデータ信号転送部と、を備える。 （もっと読む）

【課題】双方向シリアル信号を単方向信号に変換し所定のタイミングで方向を切り替えることができる双方向シリアルバスの通信制御方法および双方向シリアルバススイッチを提供する。
【解決手段】双方向シリアルバススイッチ（１００）は、マスタデバイス（１０１）とスレーブデバイス（１０２）との間の双方向信号を単方向信号に変換するスイッチ（１０３，１０４）と、マスタデバイスが出力する信号に従って単方向信号の方向を決定しスイッチを制御するデコード部（１０５）と、を有する。 （もっと読む）

【課題】直接転送をする場合と直接転送をしない場合とが混在しても、ＭＥＭＣ設定等の追加の動作を行うことなく、１サイクル転送することを可能とする。
【解決手段】バス接続回路は、バスマスタ１０と複数のバススレーブ１２、１５とを接続する。バス接続回路は、ミラー領域アクセス検出回路１３と、処理回路２１、２２、１４とを具備する。ミラー領域アクセス検出回路１３は、バスマスタ１０が複数のバススレーブ１２、１５のうちの第１バススレーブ１２のミラー領域へアクセスすることを検出して、検出信号３５を出力する。処理回路２１、２２、１４は、検出結果３５に基づいて、当該検出結果３５に対応して予め設定されている処理を、アクセスの対象としての領域又はデータに対して実行する。 （もっと読む）

【課題】 リクエスト待ちによる空き時間の発生が、特定のスレーブに偏る確率が高くなる。
【解決手段】 複数のリクエスト発行元からリクエストを受信し、それらのリクエストを順次送信するリクエスト送信制御手段と、各リクエストを識別するリクエスト情報に基づいて、リクエスト毎のリクエスト発行元におけるリトライ処理時間を計時し、送信待ち状態のリクエストの内、リトライ処理時間の計時値が最大のリクエストを特定する、選出リクエスト情報を生成し、出力するリクエスト選出手段と、を含み、リクエスト送信制御手段は、選出リクエスト情報で特定されるリクエストを送信する。 （もっと読む）

【課題】複数の内部モジュールから異なる外部バス空間へ同時に書き込みアクセスがあった場合に、内部バスが待ち状態になる頻度を低下させ、内部バスのパフォーマンスを向上させること。
【解決手段】アクセス制御装置は、内部バス３０５と、外部デバイスとのデータの送受信を行うための外部バスと、外部バスを制御する外部バスコントローラ３０４と、を備え、外部バスコントローラ３０４は、外部デバイスに対応して設けられ、内部バスからのデータを一時的に保存する複数のＦｉＦｏ０〜２と、内部バス３０５からのアクセス要求に対して、複数のＦｉＦｏ０〜２のうち、外部バスにデータ転送するＦｉＦｏの選択を行い、選択されたＦｉＦｏに保存されたデータを外部バスに出力する調停回路３１０と、を備えた。 （もっと読む）

【課題】二次元ＤＭＡＣを用いたデータ転送制御装置において、従来技術に比較してデータバスの使用効率を高めることができるデータ転送制御装置及び方法を提供する。
【解決手段】ダイレクトメモリアクセスコントローラを用いたデータ転送制御装置であって、転送先のアドレス、リードもしくはライトを指定するコマンドを発行するコマンド制御部と、データ転送の際に記憶装置制御回路よりタグ情報を受け取ることでどのコマンドに対するデータ転送か判別するために、コマンド発行の際にタグ情報を生成するタグ生成部と、上記タグ情報にアドレスオフセットの情報を含め、データ転送の際に当該データに対応するアドレスオフセットの情報を受けとり、上記記憶装置制御回路から受けとったデータから上記アドレスオフセットの情報に基づいて有効データの選択を行って出力する有効データ選択部とを備える。 （もっと読む）

【課題】書き込み処理のスループットを改善することができる印刷装置及び印刷システム等を提供すること。
【解決手段】印刷装置は、メイン制御部２００と、ビジー端子ＢＴを有し、メイン制御部２００により制御され、各々がインク量情報を記憶する１又は複数の記憶装置３００に接続される第１〜第ｎ（ｎは２以上の整数）のサブ制御部１００と、メイン制御部２００と第１〜第ｎのサブ制御部１００の各々のビジー端子ＢＴとをバス接続するビジー信号線ＢＵＳＹと、第１〜第ｎのサブ制御部１００に接続される第１〜第ｎのリセット信号線ＸＲＳＴ１〜ＸＲＳＴｎとを含む。第ｋ（ｋは１≦ｋ≦ｎである整数）のサブ制御部１００−ｋが、メイン制御部２００により第１のモードに設定された場合には、第ｋのリセット線ＸＲＳＴｋのリセット信号が非アクティブである期間には、記憶装置３００のアクセス状態に応じてビジー信号を出力し、リセット信号がアクティブである期間には、ビジー端子ＢＴを高インピーダンス状態に設定する。 （もっと読む）

【課題】バス停止するモジュールをできるだけ少なくし、これにより性能低下を抑えた半導体集積回路装置を提供する。
【解決手段】バス停止要求制御部１６からモジュール別バス停止要求信号ＭＲが発生すると、バススレーブとなるモジュールに接続されたバス停止制御部１７は、例えば依存関係設定レジスタ１８の情報に基づいてバススレーブとの依存関係があるバスマスタとなるモジュールを判定する。依存関係があるモジュールに事前バス停止要求信号を出力して該モジュールを停止させる。依存関係があるモジュールのバス停止が完了したことを示すモジュール別バス停止完了信号ＭＡを受け取ると、バス停止制御部１７は、動作停止対象のモジュールにモジュール別バス停止リクエスト信号ＲＱを出力する。 （もっと読む）

【課題】消費電力を低減すると共に、必要とされる対象処理の遅延を低減することができる半導体集積回路および割り込み生成方法の提供を図る。
【解決手段】レジスタ１を含む回路ブロック１００と、前記レジスタの値を読み出して出力するレジスタ値読み出し回路４００と、前記レジスタの値を前記レジスタ値読み出し回路から受け取り、予め設定された期待値と前記レジスタ値を比較し、前記比較の結果に基づいて割り込み要求を生成する割り込み生成回路５００と、を有する。 （もっと読む）

【課題】画像の印刷時にアンダーランをより確実に防止することが可能な画像形成装置を提供する。
【解決手段】第１のＤＭＡ制御部１７は、転送要求Ｒ１の時にＦＩＦＯ２５に一時蓄積されている黒成分データの量を主走査ライン数に換算した情報Ｉ１を、転送要求Ｒ１と一緒にバス調停部３５に送る。第２のＤＭＡ制御部１９Ｃは、転送要求Ｒ２の時にＦＩＦＯ３１Ｃに一時蓄積されているシアン成分データの量を主走査ライン数に換算した情報Ｉ２を、転送要求Ｒ２と一緒にバス調停部３５に送る。前記第１のＤＭＡ転送要求と前記第２のＤＭＡ転送要求とが競合した場合、情報Ｉ１で示される主走査ライン数が情報Ｉ２で示される主走査ライン数よりも小さければ、第１のＤＭＡ制御部１７にバス２１の使用権が与えら、情報Ｉ２で示される主走査ライン数が情報Ｉ１で示される主走査ライン数よりも小さければ、第２のＤＭＡ制御部１９Ｃにバス２１の使用権が与えられる。 （もっと読む）

【課題】バイト単位のデータ転送を実現しようとするとＦＩＦＯ等の使用するハードウェアの規模が大きくなる。
【解決手段】ライト用バイトイネーブル保持回路１０は、ＦＩＦＯ４０の最新のライトアドレスに書き込まれているデータのバイトイネーブルを保持し、リード用バイトイネーブル保持回路２０は、１タイミング前のライトデータのバイトイネーブルまたは該バイトイネーブルと１タイミング前の自保持内容との論理和または１タイミング前の自保持内容を保持する。バイト読出し判定フラグ５０は、リードデータのバイトイネーブルを解読してＦＩＦＯの１ワード分の全バイト読出しであるか否かを示す。否のとき、セレクタ５０３は、回路２０の保持内容、全バイト読出しであるときは回路１０が保持しているバイトイネーブルを選択して、リードデータのバイトイネーブルとする。 （もっと読む）

【課題】デバイスをデイジーチェーンカスケード配列でシリアルに連結する。
【解決手段】デバイスはデイジーチェーンカスケード配列で連結され、第1デバイスの出力部は、データ、アドレス及びコマンド情報等の情報並びに制御信号を第2デバイスに第1デバイスから転送するように、デイジーチェーンカスケードの後方にある第2デバイスの入力部に連結されている。デイジーチェーンで連結されたデバイスは、シリアル入力部SIとシリアル出力部SOとを備える。情報がデバイスにSIを通じて入力され、該情報がデバイスからSOを通じて出力される。デイジーチェーンカスケードの前方のデバイスのSOは、デイジーチェーンカスケードの後方のデバイスのSIに連結されている。前方のデバイスにSIを通じて入力された情報は、該デバイスのSOを通じて出力される。該情報は次いで、後方のデバイスのSIに転送される。 （もっと読む）

【課題】実行中のＤＭＡ転送の転送速度要求を満たしつつ、ＤＭＡ転送とアクセス先が競合するマスタのアクセスを実行可能にする。
【解決手段】本発明に係るデータ転送制御装置１１０は、ＣＰＵ１０１及び第１のＤＭＡＣ１０２からの要求に従い、第１の記憶装置１０７へアクセスする第１のＩＦ１０５と、第１のＤＭＡＣ１０２からの要求に従い、第２の記憶装置１０８へアクセスする第２のＩＦ１０６と、第２のＩＦ１０６が第２の記憶装置１０８にアクセスを開始してからの経過時間をカウントするカウンタ１０９とを備える。第１のＩＦ１０５は、連続転送動作中に、ＣＰＵ１０１から第１の記憶装置１０７へのアクセス要求を受けた場合において、経過時間が基準値以下の場合、ＣＰＵ１０１から第１の記憶装置１０７へのアクセスを許可する。 （もっと読む）

【課題】スプリットトランザクション方式のバスブリッジ装置において、複数の下位バス間の排他制御を実現する。
【解決手段】排他制御部０１５は、下位バスＩＦ部による下位バスへのアクセス状況を監視し、下位バスＩＦ部による下位バスへのアクセス状況が所定の排他条件に合致している間は、次の実行対象のコマンドに基づいて下位バスへのアクセスを行う下位バスＩＦ部に下位バスへのアクセスを保留させ、アクセス状況が排他条件に合致しなくなった際に、アクセスを保留させていた下位バスＩＦ部による下位バスへのアクセスを開始させることで、複数の下位バス間の排他制御を実現する。 （もっと読む）

【課題】 回路規模を減らしつつ、読み出し対象に対するリードアクセスを正確に行えるようにする。
【解決手段】 読み出し対象であるレジスタ２０１から現在のリードアクセスによって出力されたデータである現アドレスのデータを、必要に応じて補正してエンジンＣＰＵ１２へ出力する出力データ補正部１０２と、それから送られてくる出力データを、次の出力データが出力データ補正部１０２から送られてくるまで保持する出力データ保持部１０３と、レジスタ２０１からの１リードアクセス前にアクセスされたアドレスのデータである１アクセス前データと出力データ保持部１０３からのデータである保持データとを比較し、その比較結果に基づいて桁上がりの有無を判定する桁上がり判定部１０４とを設け、出力データ補正部１０２は、桁上がり判定部１０４によって桁上がりが有ると判定された場合に、上記現アドレスのデータに対して１デクリメントを行う。 （もっと読む）

【課題】回路規模の増大を抑えつつ、Ｄｉｇｉｔａｌ Ｄｉａｇｎｏｓｔｉｃ Ｍｏｎｉｔｏｒへのアクセスの待ち時間を低減させる。
【解決手段】光トランシーバ１０では、セレクタ２０が、不揮発性メモリへのアクセス時に第１のＩ^２ＣバスＢ１を選択し、監視部へのアクセスの際には第２のＩ^２ＣバスＢ２を選択する。この光トランシーバ１０では、不揮発性メモリ１２がアクセスされている間に監視部１４へのアクセスが開始される時に、停止信号が第１の制御部１６ａに出力され第１の制御部１６ａによる不揮発性メモリ１２のアクセスを中断させ、第２のＩ^２ＣバスＢ２を選択させるための切替信号がセレクタ２０に出力される。セレクタ２０は、切替信号に応答して、第１のＩ^２ＣバスＢ１に出力する信号の状態を直前の状態で維持して、第２のＩ^２ＣバスＢ２を選択する。 （もっと読む）

【課題】各バスマスタからバススレーブへ複数のバスを経由してアクセスする場合であってもバスの使用効率の低下を抑制することができるバスシステムを提供することである。
【解決手段】本発明にかかるバスシステムは、複数のバスマスタ１_１〜１_４から少なくとも一つのバススレーブ５への、複数のバス２_１〜２_３を経由したアクセスを制御するバスシステムである。バス２_１〜２_３は各々、前段から入力される複数のアクセス要求１６、１７を調停し、当該調停により選択されたアクセス要求を次段へ出力する調停部８を備える。調停部８は、アクセス要求１６、１７がバスで待機した時間を差し引くことで次段へ出力されるアクセス要求２９に含まれる許容待ち時間情報を更新する。 （もっと読む）

【課題】イニシエーターとターゲットとをＰＣＩバスにより接続したＰＣＩバス制御システムに関し、コマンドエラーを回避する。
【解決手段】
イニシエーター１とターゲット２−１，２−２との間をＰＣＩバスにより接続したＰＣＩバス制御システムであって、監視回路３と救済回路４とを設け、ＰＣＩバスによりイニシエーター１とターゲット２−１，２−２間を監視回路３と救済回路４とを介して接続すると共に、イニシエーター１と監視回路３と救済回路４との間を、コマンドＣＯＭＭとパリティＰＡＲとパリティエラーＰＥＲＲとを転送するローカルバスにより接続し、監視回路３によりコマンドのパリティチェックを行って送出し、救済回路４は、ＰＣＩバスとローカルバスとを介してそれぞれ転送されたコマンドについて、正常な側を選択して、ターゲット２−１，２−２にコマンドを転送する構成を備えている。 （もっと読む）

【課題】データリクエスト信号のレベルでＤＭＡによるデータ転送を要求するモジュールが、ＤＭＡにおけるバースト転送モードを利用できるようにする。
【解決手段】ＤＭＡコントローラによるバースト転送モードでのデータ転送中にデータリクエスト信号がインアクティブにされると、そのときのアドレスを保持するともに残りの転送回数をカウントし、そのアドレス及び残りの転送回数をバースト転送モードでのデータ転送終了後にＤＭＡコントローラに再設定してデータ転送を行うようにして、データリクエスト信号がインアクティブにされたタイミングからのデータを再送することを可能にして、データリクエスト信号のレベルでデータ転送を要求するモジュールに対してバースト転送モードを利用したデータ転送を行う。 （もっと読む）

【課題】ＤＲＡＭのリフレッシュ実行中に、ＤＭＡコントローラからアクセスがあった場合の性能低下を防ぐ。
【解決手段】集積装置は、セルフリフレッシュ中はＤＭＡデータを格納するキャッシュと、ＤＭＡ転送開始情報によりメモリのセルフリフレッシュ解除を行うメモリ制御部とを含む。 （もっと読む）