【課題】短時間で、マスクＲＯＭを備えたシングル・チップの半導体集積回路装置を製造すること。
【解決手段】第１の集積回路（１２）および第１のマスクＲＯＭ（１１）を有する第１の半導体集積回路基板（１０）とプログラマブルＲＯＭ（１５）とが搭載された第１の半導体集積回路装置（２０）の状態において、第１のマスクＲＯＭ（１１）が第１の内部バス（１３）から電気的に切り離された状態で、その第１の集積回路（１２）とプログラマブルＲＯＭ（１５）とを使用して決定された最終的なプログラムを、第１の半導体集積回路基板（１０）と実質的に同一構成の第２の半導体集積回路基板（１００）の第２のマスクＲＯＭ（１１０）に記憶することにより、最終製品としての第２の半導体集積回路装置（２００）を製造する。 （もっと読む）

【課題】符号データ用バスを使用してイニシャルプログラムの書き込みを可能にすることで、ＩＰＬ用バスに対応する外部端子を省略する。
【解決手段】プログラムを格納可能なメモリ（１０２）と、上記メモリに格納されているプログラムを実行可能なＣＰＵ（１０１）と、データストリームを伝達可能な符号データ用バスに結合される第１外部端子（ＥＸ＿Ｄ、ＥＸ＿ＣＳ、ＥＸ＿ＷＥ、ＥＸ＿ＯＥ）とを含んで半導体装置（２１０）を形成する。上記半導体装置（２１０）には、上記第１外部端子を介して上記メモリにイニシャルプログラムを書き込むための動作を制御可能な制御回路（１０３）を設ける。この制御回路は、上記イニシャルプログラムを上記メモリに書き込むための書き込み用アドレス信号を生成する回路を含む。これにより、符号データ用バスを使用したイニシャルプログラムの書き込みが可能になるので、ＩＰＬ用バスが不要とされる。 （もっと読む）

【課題】マイクロコンピュータとメモリを接続する信号ラインの数を抑えることができる電子装置を提供する。
【解決手段】モータ制御装置１は、マイクロコンピュータ１１と、メモリ１７とを備えている。マイクロコンピュータ１１の駆動信号を伝達するための信号ライン１９０ａ〜１９０ｆを備えている。マイクロコンピュータ１１が動作状態であり、かつ、信号ライン１９０ａ〜１９０ｆがハイインピーダンス状態のとき、マイクロコンピュータ１１とメモリ１７の間で、信号ライン１９０ａ〜１９０ｄを利用してチップセレクト信号等を伝達する。そのため、マイクロコンピュータ１１とメモリ１７の間に、これらの信号を伝達するための専用の信号ラインを別途設ける必要がない。従って、信号ラインの数を抑えることができる。 （もっと読む）

処理コア（２０，４８）及びオンボードメモリ（３０，３２，６０，６２）をそれぞれ有する２つの集積回路ダイ（１２，１４）は、相互接続されて一体にパッケージ化されて、多チップモジュール（１０）を形成する。第１のダイ（１２）はプライマリであると考えられ、第２のダイ（１４）はセカンダリであると考えられ、インターポーザー（１６）を介して接続されている。第１及び第２のダイは同じ設計であってよいため、周辺装置（２８，５６）及びメモリなど同じリソースを有してよく、好適には共通のシステム相互接続プロトコルを有する。第２のダイのコアは使用不能とされるか、少なくとも低電力モードとされる。第１のダイは、第２のダイに対し相互接続を行うための最小の回路（３４，２６）を備える。第２のダイはいくつかの必要なインタフェース回路（５２）と、１つのアドレス変換器（５０）とを有する。その結果、第１のダイのコアは、第２の集積回路のメモリ及び他のリソースを用いるトランザクションを、そのメモリ及びリソースが第１のダイ上に存在する場合のように、実行することができる。
（もっと読む）

【課題】
プロセッサコア数を可変とすることによるスケーラブルな演算性能、および自由度が高く再構成可能なプロセッサコア間結合トポロジを特徴とする、組み込み向け低コストマルチプロセッサを実現する。
【解決手段】
少なくともプロセッサコアとメモリとを有するユニットチップを複数積層して構成されるマルチプロセッサであって、前記ユニットチップは、複数のプロセッサコアと、複数のメモリと、前記プロセッサコアと前記メモリとチップ外部との接続関係を設定する構成制御部と、前記プロセッサあるいは前記メモリあるいは前記構成制御部と、積層接続される他のユニットチップとのトランザクションを伝送するチップ接続部とを有する構成とし、前記チップ接続部は当該ユニットチップの辺部に回転対称に配設され、積層構成される前記ユニットチップのいずれかのユニットチップが回転接続されるようにした。 （もっと読む）

【課題】インターフェースとしての周辺デバイスが接続される多機能な電子機器に適した集積回路を提供すること。
【解決手段】主処理部と周辺デバイスを接続する周辺接続ポートとが内部バスで接続された集積回路は、周辺接続ポートを制御し、周辺接続ポートに接続された周辺デバイスからの割り込み及びデータ転送の制御を主処理部の代わりに行う補助処理部を備え、主処理部は、当該主処理部の内部メモリ空間の一部として、補助処理部が有するメモリリソースを利用する。 （もっと読む）

【課題】セキュリティの向上を実現可能なマイクロコンピュータを提供する。
【解決手段】例えば、マイクロコンピュータに含まれる不揮発性メモリＮＶＭＥＭにおいて、そのメモリアレイＮＶＡＲＹ内にデータ保持寿命が１０年以上となる第１メモリセル領域ＡＲＹ１と、データ保持寿命が１〜３６５日となる第２メモリセル領域ＡＲＹ２を設ける。このデータ保持寿命の違いを実現するため、ＡＲＹ１に消去・書き込みを行う際には、基準電圧生成回路ＶＲＦＧＥＮ１に基づく消去・書き込み電圧を用い、ＡＲＹ２に消去・書き込みを行う際には、基準電圧生成回路ＶＲＦＧＥＮ２に基づき、ＡＲＹ１よりも絶対値が小さい消去・書き込み電圧を用いる。 （もっと読む）

【課題】フラッシュメモリを備えるマイクロコンピュータにおいて、識別情報の管理を容易にする。
【解決手段】本発明に係るシステム１は、フラッシュメモリ２１にユーザプログラムを含む情報を書き込むフラッシュプログラミング手段２と、ユーザプログラムを通信ネットワーク１５を介してユーザ側からホスト側に送信する第１のユーザプログラム送信手段３と、ユーザプログラムを受信するユーザプログラム受信手段４と、ユーザプログラムの識別を可能にするカスタムコードを採番するカスタムコード採番手段５と、カスタムコードを前記フラッシュプログラミング手段２に送信する第１のカスタムコード送信手段６と、カスタムコードを前記マイクロコンピュータ１１内において記憶するカスタムコード記憶手段７とを備える。 （もっと読む）

【課題】ROM内の配線不良に伴うデータ読出遅延を、より確実に検査することが可能なマイクロコンピュータ及びその検査方法を提供する。
【解決手段】マイクロコンピュータ1内のCPU10は、外部のテスタ2から供給されるクロックCLKに同期してROM20からデータDnを順次読み出し、テスタ2にデータDnの正常性と読出速度とを検査させる。また、CPU10は、データDnをデコードして分岐命令が得られた場合、次にデータを読み出すべきアドレスに代えて、前記分岐命令による分岐先アドレスAbからデータを読み出してテスタ2に検査させる。 （もっと読む）

【課題】制御装置内に設けられた複数のマイコン間の通信において、データの授受時間の制限を軽減することが出来る制御装置を提供する。
【解決手段】信号出力部１７から出力される切替信号の出力値が第１の値の場合は、マイコン１１とＥＥＰＲＯＭ３１との間でデータの授受を行い、信号出力部１７から出力される切替信号の出力値が第２の値の場合は、マイコン２１とＥＥＰＲＯＭ３１との間でデータの授受を行う。マイコン１１とマイコン２１との間におけるデータの授受に際して、クロックの出入力作業は、ＥＥＰＲＯＭ３１との間においてデータを授受する一方のマイコンのみが行えば良く、また、これにより、ＡＣＫ，ＮＡＣＫの確認作業が不要となるため、制御装置１００内に設けられたマイコン１１とマイコン１２との間の通信において、データの授受時間の制限を軽減することが出来る。 （もっと読む）

【課題】制御装置内に設けられた複数のマイコン間の通信において、データの授受時間の制限および一度に授受出来るデータ量の制限を軽減するとともに、一方のマイコンから出力されたデータを、上書き等がなされることなく、他方のマイコンに順次入力することが出来る制御装置を提供する。
【解決手段】信号出力部１７から出力される切替信号の出力値に応じて、マイコン１１またはマイコン２１とＥＥＰＲＯＭ３１との間にて行うデータの授受動作を切り替える。そして、ＥＥＰＲＯＭ３１にデータを記憶する場合は、記憶部３２におけるデータが記憶されていないアドレスを検出し、検出したアドレスの中から最も上段にあるアドレスの領域にデータの入力を行い、ＥＥＰＲＯＭ３１からデータを読み出す場合は、データが記憶されたアドレスを検出し、検出したアドレスの中から最も上段にあるアドレスの領域からデータの出力を行う。 （もっと読む）

【課題】電気的に書き換え可能な不揮発性メモリを内蔵した不揮発性メモリ内蔵マイクロコンピュータを備える電気機器であって、不揮発性メモリの書き込みが容易であり、尚かつ、不揮発性メモリ内蔵マイクロコンピュータの破損を防止することができる電気機器を提供する。
【解決手段】フラッシュマイコン１２と、フラッシュマイコン１２が実装されているプリント基板と、前記プリント基板外に設けられるフラッシュマイコン書き込み用コネクタ１７と、フラッシュマイコン１２とフラッシュマイコン書き込み用コネクタ１７との電気的接続／遮断を切り替えるスイッチ１６とを備え、フラッシュマイコン１２が、書き込みモードのときにスイッチ１６をオンにし、前記書き込みモード以外のときにスイッチ１６をオフにする空気調和機。 （もっと読む）

【課題】マイクロコンピュータに内蔵されたフラッシュメモリの使い勝手を向上させる。
【解決手段】本発明のマイクロコンピュータは、ＣＰＵとＩ／Ｏポートとフラッシュメモリとランダムアクセスメモリとを単一の半導体チップに構成される。フラッシュメモリは、複数の一括消去可能な記憶領域に分割され、書換え制御プログラムと転送制御プログラムとを格納し、消去・書込み等の動作状態を設定するコントロールレジスタを有する。コントロールレジスタは、消去動作を指示するビット、書込み動作を指示するビット、ベリファイ動作を指示するビット、および消去対象となる記憶領域を指定するビットとを有し、ＣＰＵによって制御される。ＣＰＵは、転送制御プログラムを実行して、書換え制御プログラムを前記ランダムアクセスメモリへ転送し、さらに、転送された前記書換え制御プログラムを実行して、用意されたデータをフラッシュメモリへ書き込む。 （もっと読む）

【課題】ＥＥＰＲＯＭライタを有効に活用する。
【解決手段】マイコン１は、ＥＥＰＲＯＭライタ２からＥＥＰＲＯＭ通信のプロトコルを介して、情報を書き込む旨の信号である書込指令信号を受け付けて、この書込指令信号が受け付けられた場合に、ＥＥＰＲＯＭライタ２からＥＥＰＲＯＭ通信のプロトコルを介して書き込み対象の情報を受信する情報受信部１２と、情報受信部１２によって受信された書き込み対象の情報を、フラッシュメモリ１１に書き込む書込実行部１３と、を備えている。 （もっと読む）

【課題】フラッシュメモリの書き込み、消去、ベリファイ時に生成される電源の測定は、テスタでの測定が不可のため、電源線にプローブを当てて測定するため、測定に手間を要するとともに正確な測定が困難であった。
【解決手段】第１の電圧伝達手段を介して入力されたアナログ信号をデジタル信号に変換するＡ／Ｄ変換器と、フラッシュメモリに書き換え電圧を供給するフラッシュ電源発生回路とを備え、第２の電圧伝達手段はその書き換え電圧を前記Ａ／Ｄ変換器の入力端子側に伝達するものである。 （もっと読む）

【課題】内蔵の書き換え可能な不揮発性メモリおよび他のリソースへのセキュリティ管理情報に対する保護を強化したセキュリティ保護機能付きマイクロコンピュータを提供する。
【解決手段】セキュリティ保護機能付きマイクロコンピュータ１は、セキュリティフラグを書き込む領域を有する１回だけ書き換え可能な不揮発性メモリであるＰＲＯＭ１１と、ＰＲＯＭ１１に書き込まれたセキュリティフラグの設定に従って、セキュリティ保護機能付きマイクロコンピュータ１が内蔵する各種リソースに対するＣＰＵ１３からのアクセスを制御するアクセス制御部１２と、を有する。 （もっと読む）

【課題】本発明は、自己の動作を確実に自己検証できるマイクロコンピュータチップを得ることを目的とする。
【解決手段】本発明によるマイクロコンピュータは、チップ（１）外部との信号授受のための複数のパッド（８、１５、１９）と、同一のパッド（８、１５）に接続された出力バッファ（７、１４）および入力バッファ（９、１６）と、入力バッファ（９、１６）の後段に設けられ、対応する出力バッファ（７、１４）から出力される信号を入力バッファ（９、１６）を介して受ける第１のラッチ（１１、１８）とを備え、第１のラッチ（１１、１８）は、複数のパッド（８、１５、１９）のうちの一のパッド（１９）を介して外部より付与される書き込み信号に応答して、入力バッファ（９、１６）を介して受ける信号をラッチし、第１のラッチ（１１、１８）にラッチされた信号を検証する検証機能を装備されたＣＰＵ（３）をさらに備える。 （もっと読む）

【課題】マイクロコンピュータにおいて、セルフプログラミング動作が可能か否かを効率的かつ確実に識別可能にする。
【解決手段】セルフプログラミング動作が可能なマイクロコンピュータ１において、内蔵するＲＯＭ４の所定の領域に、セルフプログラミング動作が可能であることを示す情報４ａを予め記録することで、該情報４ａを読み出せば短時間で容易かつ確実にセルフプログラミング動作が可能なマイクロコンピュータであることが識別できる。 （もっと読む）

【課題】ロジックテスターによるマイコン部の検査の工程を省略し検査コストを削減できるような不揮発性メモリ内蔵マイコンを提供する。
【解決手段】不揮発性メモリ内蔵マイコン１１０の不揮発性メモリ１４１に、検査データと期待値データとをメモリテスター１００から与えて記録しておく。不揮発性メモリ１４１にアドレス信号を与えると、検査データに基づく検査信号Ｓ１４１ａと期待値データに基づく期待値信号Ｓ１４１ｂとが逐次出力され、検査信号Ｓ１４１ａに基づく検査信号Ｓ１４２ａが伝えられマイコン部の各回路ブロックは駆動され、駆動結果である検査結果信号Ｓ１３５ａが得られ、検査結果信号Ｓ１３５ａに基づく検査結果信号Ｓ１４２ｂと、期待値信号Ｓ１４１ｂとがメモリＩ／Ｆを介して外部に出力される。メモリテスター１００はその外部に出力された各信号を比較し、マイコン部が正常に動作したかを判定する。 （もっと読む）

再構成可能なハードウェア・アーキテクチャが、ＩＣアーキテクチャ１５の静的な部分および再構成可能な部分をそれぞれ定義するＡＳＩＣ １９および埋め込みＦＰＧＡ １８をシステム・オン・チップ１の形で備えている。着信するイーサネットまたは他の形式のパケットがパケット・フィルタ１４に渡され、パケット・フィルタ１４が、これらのパケットに再構成データが含まれていることを検出する。この再構成データを用いてＦＰＧＡ １８が更新される。
（もっと読む）