【課題】マスタとスレーブを有し時計により同期する同期システムを得る。
【解決手段】生成部と送受信時間の計測部を有するマスタ１１、第１折返し部を含みリセットを受信すると第１時刻に動作する第１スレーブ１２、第２折返し部を含みリセットを受信すると第２時刻に動作する第２スレーブ１３、第１信号を第１スレーブへ送信する第１ケーブル、それと等長で第１信号をマスタへ送信する第２ケーブル、第２信号を第２スレーブへ送信する第３ケーブル、それと等長で第２信号をマスタへ送信する第４ケーブルを備え、計測部は第１信号が第１信号折返し部を経て受信される時間の半分の第１時間と第２信号が第２信号折返し部を経て受信される時間の半分の第２時間を算出し、生成部は到達時間の中で第２時間が最長の場合は第２時刻を０に第２時間と第１時間の差を第１時刻に設定し、第１時間が最長の場合は第１時刻を０に第１時間と第２時間の差を第２時刻に設定する。 （もっと読む）

【課題】ＵＳＢホストとデバイスの終端抵抗特性を同時に参考することができ、ＵＳＢ装置同士の適応性を向上させる。
【解決手段】ＵＳＢシステムに適用するオンライン較正方法は、複数の対のチャープ信号を提供するステップと、前記チャープ信号を検出し、所定数量の前記チャープ信号を発信する前に、前記デバイスの終端抵抗とそれに接続されるホストの終端抵抗に電源を加えて、前記チャープ信号の準位を変更するステップと、前記変更後のチャープ信号のノード上での準位変化を検出するステップと、前記準位変化に基づきオンライン較正を行い前記変更後のチャープ信号の準位を所定範囲内に維持するステップと、を有する。 （もっと読む）

【課題】通信効率を向上できるシリアル通信システムを提供する。
【解決手段】送信部２１は、データパケットに所定のＳＫＩＰＯＳ送信間隔でＳＫＩＰオーダード・セット（ＳＫＩＰＯＳ）８０を挿入して受信部６０に送信する。各受信回路６４−１〜６４−Ｎのエラスティックバッファは、ＰＬＬ回路２２とＰＬＬ回路６５の各クロックの周波数差を吸収するように、ＳＫＩＰＯＳ８０にＳＫＰキャラクタを挿入又は削除する。ＳＫＩＰＯＳ受信制御部５３は、ＳＫＩＰＯＳ８０の正常受信時の受信間隔を検出してルートコンプレックスデバイス１に送信し、ＳＫＩＰＯＳ送信制御部１１は、上記送信されたＳＫＩＰＯＳ８０の正常受信時の受信間隔に基づいて、エンドポイントデバイス２がデータパケットを正常に受信できるように、ＳＫＩＰＯＳ送信間隔を変更する。 （もっと読む）

【課題】第１の装置及び第２の装置間との間に設けられる通信ユニットにおいて、第２の装置と前記第１の装置とを接続させるためのデバイスが動作可能な状態であることを保証可能な通信ユニットを提供する。
【解決手段】PCI Express／光ケーブル変換ボードは、電気式カードエッジ５０と、PCI Expressスイッチ５１と、２つの光ケーブルコネクタ５２ａ，５２ｂと、電源遅延回路５３とを有する。電気式カードエッジ５０にはPCI Expressスイッチ５１が配線接続される。光ケーブルコネクタ５２には、光トランシーバ６００を介して光アクティブケーブル５００が接続される。電源遅延回路５３は、PCI Expressスイッチ５１及び光アクティブケーブル５００に接続される光トランシーバ６００の起動タイミングを制御する。 （もっと読む）

【課題】クロックの周波数が異なる機器間であっても通信を適切に行えるようにする通信ユニット、通信システムおよび通信ユニットの制御方法を提供する。
【解決手段】クロックアイソレーション機能によりＰＣＩ Ｅｘｐｒｅｓｓブリッジチップ１３のカードエッジ側ポートと光ケーブル側ポートとを別々のクロックで動作する領域として分離し、光ケーブル側ポートで用いるクロック（第１のクロック）を、ＰＣＩ Ｅｘｐｒｅｓｓ／光ケーブル変換ボード１０上のクロック源１４から供給する。そして、通信の接続先となるプリンタ４００のクロック（第２のクロック）を取得し、クロック源１４が発生する第１のクロックの周波数が第２のクロックの周波数と異なる場合に、周波数調整部１５が、第１のクロックの周波数を第２のクロックの周波数と一致するように調整する。 （もっと読む）

【課題】データを同期化させるクロック信号の許容される周波数の範囲を広げる。
【解決手段】実施形態によれば、データ同期化回路ＳＹＮＣ０は、データホールド回路ＢＬＣ０と、受信タイミング生成回路ＢＬＢ０と、更新タイミング調整回路ＢＬＥ０とを備えている。データホールド回路ＢＬＣ０は、クロック信号ＣＬＫ＿Ａ０に同期したデータＤＯＵＴ０を受信して、当該データＤＯＵＴ０がクロック信号ＣＬＫ＿Ｂに同期化されたデータＳＹＮＣ＿ＤＡＴＡ０を出力する。更新タイミング調整回路ＢＬＥ０は、受信タイミング生成回路ＢＬＢ０内のＤフリップフロップ２３０＿０，２３０＿１及び２３０＿２の値の更新のタイミングを、クロック信号ＣＬＫ＿Ｂに同期した更新イネーブル信号ＵＥ０に基づいて制限する。 （もっと読む）

【課題】 外部デバイスコントローラの外部デバイスから受信するデータが、外部デバイスコントローラの出力クロックに対して１サイクル以上遅延する場合、従来の構成では遅延の有無を検出できないことがある。
【解決手段】 外部デバイスコントローラのデータ取り込みタイミングを調節する際に、所定のゲーティング情報に基づいて外部デバイスコントローラの出力クロックをゲーティング又はゲーティング解除することで、データ取り込みタイミングを調節するためのキャリブレーションの精度を向上させる。 （もっと読む）

【課題】システムオンチップに採用するのに適する非同期統合アップサイジング回路を提供する。
【解決手段】非同期統合アップサイジング回路は非同期パッカーと非同期アンパッカーを具備する。非同期パッカーは、非同期ブリッジ及びアップサイジングに共通で用いられ、ライトチャンネルデータをバッファリングするライトバッファと、バーストライト時に前記ライトバッファに入出力される前記ライトチャンネルデータに対するチャンネル圧縮を第１及び第２クロックによって各々制御する第１及び第２非同期パッキング制御器を含む。また、非同期アンパッカーは、前記非同期ブリッジ及びアップサイジングに共通で用いられ、リードチャンネルデータをバッファリングするリードバッファと、バーストリード時に前記リードバッファに入出力される前記リードチャンネルデータに対するチャンネル圧縮を前記第１及び第２クロックによって各々制御する第１及び２非同期アンパッキング制御器を含む。 （もっと読む）

【課題】本発明は、複数のデータ転送制御部から印刷部側に画像データを同期転送する複合装置、プリンタ装置等のデータ転送装置、データ転送制御方法、データ転送制御プログラム及び記録媒体に関する。
【解決手段】複合装置１は、同期をとって送信する必要のある画像データを複数の転送制御部７ａ、７ｂから印刷処理部８に送信する場合に、各転送制御部７ａ、７ｂが受信した基準信号Ｋｓを相互に基準信号入力・転送回路３０ａ、３０ｂ及び基準信号転送路１１を通して比較基準信号Ｋｓｈとして送受信し、該基準信号Ｋｓと該比較基準信号Ｋｓｈの時間差を検出して、該時間差であるスキュー値に基づいて印刷処理部８へのデータ送信タイミングを調整する。したがって、印刷処理部８と各転送制御部７ａ、７ｂとの間にスキューがある場合にも、該スキューを考慮した画像データの転送を行うことができる。 （もっと読む）

ローカルクロックと、リピータ回路とを有するＵＳＢハブにアタッチされた、同期されたＵＳＢデバイスのローカルクロックにおけるジッタを低減する方法であって、そのＵＳＢハブを使用して、或るデータストリームビットレートを有するＵＳＢデータストリームを観測すること、そのＵＳＢハブがＵＳＢデータストリームの中の周期信号構造を復号すること、そのＵＳＢハブが、周期信号構造を復号したことに応答してイベント信号を生成すること、およびそのＵＳＢハブが、そのＵＳＢハブのローカルクロックの周波数を周期イベント信号にロックすることを備える方法。ＵＳＢハブのローカルクロックは、データストリームビットレートの周波数の実質的に整数倍でＵＳＢハブのリピータ回路のためのクロック制御源となるように適合される。
（もっと読む）

【課題】高速転送が可能なメモリカード１、高速転送が可能なホストデバイス２、および、高速転送が可能なサンプリングクロックの調整方法を提供する。
【解決手段】
メモリカード１は、コマンド信号、レスポンス信号、データ信号およびステータス信号を、クロック信号と同期して送受信するための制御を行うメモリコントローラ１１と、クロック信号をサンプリングクロック信号として位相を調整するためにホストデバイス２が使用するチューニングパターン信号を送信するためのチューニングパターン信号を記憶するメモリ側パターン信号記憶部１５とを有し、第１のチューニングパターン信号をコマンドライン３２を介して、第２のチューニングパターン信号をデータライン２１を介して、同時に送信する。 （もっと読む）

【課題】シリコンコンポーネントに集積されるようハードウェアを実装することにより、例えば、他の相互接続を介し、既存の外部インターフェースを用いてＭＣＰからの可視性を提供する。
【解決手段】第１のクロック信号の第１のクロック周期間において、パッケージ内リンクを介し、マルチチップパッケージ（ＭＣＰ）の第１のダイで受信された当該ＭＣＰの第２のダイからの第１のデータをセレクタからの出力用に選択する段階と、第２のクロック周期間において、第２のダイから第１のダイに送信される第２のデータをセレクタからの出力用に選択する段階と、第１のデータおよび第２のデータを外部リンクを介してＭＣＰから送信する段階と、を備える。 （もっと読む）

【課題】デバイスがプロセッサからの前の要求と連続する次の要求とを区別可能にする。
【解決手段】プロセッサからデバイスに対する最初の要求を行うときには要求を表す信号である信号ＲＥＱｉｎは立ち上がりアクティブ状態になるが（時刻ｔ３）、プロセッサが連続して次の要求を行うときには信号ＲＥＱｉｎはアクティブ状態を継続するだけである（時刻ｔ１４）場合において、マスク開始時刻ｔ６までは信号ＲＥＱｉｎをそのまま信号ＲＥＱｏｕｔとして要求先のデバイスに出力し、マスク開始時刻ｔ６からマスク継続時間Ｔｍが経過するまでの時間である時刻ｔ６〜ｔ１４の間のみ信号ＲＥＱｏｕｔをマスクして非アクティブ状態にして要求先のデバイスに出力する。これにより、マスク継続時間が経過したあとは信号ＲＥＱｏｕｔが非アクティブ状態からアクティブ状態になるため、デバイスは前の要求と次の要求とを区別できる。 （もっと読む）

【課題】信号を伝送する際の遅延の変動に対し、適切な出力タイミングを自動的に制御し、高速な伝送速度と不良の低減が可能な伝送制御回路を提供する。
【解決手段】本発明の伝送制御回路は、制御信号ＳＭに同期して入力された信号を信号バスＤＢに伝送させ、制御信号ＳＢに同期して出力する信号伝送回路２０と、信号伝送回路２０に制御信号ＳＢを供給し、信号バスＤＢの出力タイミングを制御する出力制御回路１４と、制御信号ＳＭに基づく信号の入力タイミングに連動してレベルが遷移するレプリカ信号を、信号バスＤＢと同一の伝送特性を有するレプリカ信号バスＲＢに伝送させて出力するレプリカ回路３０と、レプリカ信号のレベルの遷移を検知し検知結果を示すフィードバック信号ＳＦを出力制御回路１４に供給する検知回路３４を備え、出力制御回路１４の出力タイミングは、フィードバック信号ＳＦにおけるレプリカ信号の遷移タイミングに応じて制御される。 （もっと読む）

【課題】検査結果データを外部に出力する際のデータ出力タイミングの同期、非同期を複数の出力ごとに設定する。
【解決手段】検査制御／処理部４によって、複数の出力Ｉ／Ｆ７、それぞれのデータ出力タイミングの同期／非同期設定をし、出力制御部６によって、設定されたデータ出力タイミングで、検査結果データを外部に出力するよう複数の出力Ｉ／Ｆ７の出力制御をすることで実現する。 （もっと読む）

【課題】ハードウェアに最も負荷のかかる競合状態で転送処理の限界を検証し、リトライ時間の最適値を見極め、トータル処理時間を短縮することが可能なＰＣＩデータ転送装置を実現する。
【解決手段】ＰＣＩバスを介して複数のＰＣＩデバイス間でデータを送受信するＰＣＩデータ転送装置において、複数のＰＣＩデバイスのそれぞれの転送タイミングの競合状態を発生させ、リトライ時間の最適値を求めて転送タイミングを制御する同期制御部を備える。 （もっと読む）

高速シリアルインタフェースが提供されている。一態様において、高速シリアルインタフェースは、データ及びクロック情報を連帯的に符号化するために、３相変調を使用する。したがって、インタフェースの受信エンドにおいて回路をデスキューする必要性は、削除され、減らされたリンクスタートアップ時間(reduced link start-up time)と、改善されたリンク効率及び電力消費(improved link efficiency and power consumption)と、を結果としてもたらす。一実施形態においては、高速シリアルインタフェースは、データ及びクロック情報についての別々のコンダクタを有している従来システムよりも、より少ない信号コンダクタを使用する。別の実施形態においては、シリアルインタフェースは、データが、送信データレートのプライア知識を有している受信エンドなしに、いずれの速度で送信されることを可能にする。別の態様においては、高速シリアルインタフェースは、データ及びクロック情報を連帯的に符号化するために、極性符号化された３相変調を使用する。このことは、１以上のビットがいずれの単一のボーインターバルにおいて送信されることを可能にすることによって、シリアルインタフェースのリンクキャパシティを増大させる。
（もっと読む）

【課題】本発明は、多電源制御方法及び半導体集積回路に関し、複数の電源からの電源電圧を用いるドメイン間で高速なデータ転送を行うことを可能とすることを目的とする。
【解決手段】複数の電源からの電源電圧を用いる複数のドメインと、ドメイン間に設けられドメイン間のデータの受け渡しを行う非同期ブリッジ部を備え、負荷に応じて少なくとも各ドメインで用いる電源電圧を動的に変更可能な構成を有する半導体集積回路の多電源制御方法において、少なくとも２つのドメインで用いる電源電圧が同じ場合、１つの電源からの電源電圧を前記２つのドメインに対して供給するように電源パスを切り換え、前記２つのドメイン間のデータの受け渡しを非同期ブリッジ部をバイパスして行うようにデータパスを切り換えるように構成する。 （もっと読む）

【課題】クロックドリフトを補償するシステムを提供すること。
【解決手段】第一のデバイスと第二のデバイスとの間でのデータフローを同期化するシステムであって、該システムは、バスシステムを介してデータを送受信可能な２つ以上のデバイスを結合するデータリンクと、情報を感知し、該バスシステムを介して該情報を転送するように構成されたキャプチャデバイスと、該データリンクによって受信されたデータを一時的に格納するリングバッファと、該キャプチャデバイスによって受信されたデータの第一の長さと異なる第二の長さのデータをコピーまたは再構築する読み出しコントローラと、該リングバッファの中または外へのデータのアンダーフローまたはオーバーフローを検出し、クロックドリフトを補償するモニタとを備える、システム。 （もっと読む）

【課題】
直列データ源からのデータを並列フォーマットで読取るための方法を提供する。
【解決手段】
複数の事前定義されたデータ単位を並列バス上に送出し、その複数の事前定義されたデータ単位の各々が並列バス上で有効であるときに非直列化クロックをアサートすることによって、直列データ源からのデータが非直列化される。非直列化クロックの各アサートから所定量の時間後に、遅延したクロック・パルスが発生される。各遅延したクロック・パルスは、それに対応する終了点反復済みクロック・パルスを発生するように反復される。なお、その所定量の時間は、各終了点反復済みクロック・パルスがアサートされるとき、並列バスにおける各事前定義されたデータ単位が有効であることを保証する量の時間である。 （もっと読む）