【課題】複数のマスタやスレーブを接続する場合のインターコネクトを低レイテンシ及び低コストで実現する。
【解決手段】データ転送に使用される第１インタフェース（２０１，３０１）と、データ転送の競合を調停するための信号の伝達に使用される第２インタフェース（２０２，３０２）とを含んで転送系回路（１３）を形成する。上記第１インタフェースは、パラレル形式のデータをシリアル形式に変換するパラレル・シリアル変換回路（１３２，１４２）を含む。上記パラレル・シリアル変換回路の出力データの転送速度は、上記第２インタフェースにおける信号伝達速度に比べて高速に設定される。上記第２インタフェースは、上記複数の送信側回路からのデータ転送の競合を調停するアービタ（１３３，１４３）を含む。上記アービタによる調停後に、上記第１インタフェースを介して多量のデータを転送可能にする。 （もっと読む）

【課題】ブルーツースモジュールを使用して非ブルーツース信号を処理する方法を提供する。
【解決手段】第１セットのデータレートをもつ通信モジュールを有する電子装置は、その通信モジュールを使用して、第２セットのデータレートを使用するソースから受信した信号を処理できる。この装置は、第１セットのデータレートの１つ以上で信号をサンプリングすることで、リモートソースから受信した信号から、通信モジュールを使用して、第１セットのデータレートで、パケット、フレーム、等を発生する。次いで、この装置は、第１セットのデータレートで発生されたパケットから、第２セットのデータレートの信号において元々送信されたデータ又はペイロードを再構成する。従って、この装置は、信号を処理する付加的な受信器又は通信モジュールを必要とせずに、第１セットのデータレートを使用して、第２セットのデータレートの信号又は送信を処理できる。 （もっと読む）

【課題】バスネットワークアーキテクチャにおける周辺機器にアクセスするレジスタの遅延を低減する。
【解決手段】低速バスから高速バスへデータを非同期に転送する方法は、上記高速バスのクロック周波数のサイクルにおける第１の所定時点でデータをラッチすることと、上記高速バスのクロック周波数の同一のサイクルにおける第２の所定時点でデータをラッチすることを備え、上記第２および第１の所定時点の間の時間周期は上記データの周期よりも短く、上記第１および第２の所定時点でラッチされたデータの値が等しい場合、上記ラッチされたデータが第３の所定時点で上記高速バスの上へ転送され、または上記第１および第２の所定時点でサンプリングされた値が異なる場合、現在存在するデータの値が上記第３の所定時点で上記高速バスへ転送される。 （もっと読む）

【課題】膨大な数の非同期データ転送パスのうちで、シンクロナイザ挿入がメタステーブル問題の対策とならないパスを自動的に除外し、その他のパスにシンクロナイザを挿入する。
【解決手段】非同期データ転送パスのうちで非同期クロックが原因となるメタステーブル問題に対する対策が行われていない未対策パスを記憶し、記憶されている未対策パスにシンクロナイザを挿入してもメタステーブル問題の対策とならないパスを自動的に判定し、その他のパスにシンクロナイザを挿入する。 （もっと読む）

電力消費量を低減させるとともに、クロックドメイン間でデータを転送する複雑性を低減させた１つ以上の疑似同期レジスタを構成及び動作させる方法及び装置を提供する。本発明の種々の実施例によれば、従来の連続的なクロックスキームの代わりに、１つ以上の疑似同期レジスタをもってデータ転送動作を実行する必要がある場合にのみ発生させるストローブ信号を用いる。ストローブ信号は、少なくとも１つの疑似同期レジスタが存在するクロックドメインを規定するクロック信号の１サイクル全体の持続時間を有するように発生させる。
（もっと読む）

【課題】異なるクロックで動作するデータ転送回路を簡素化する。
【解決手段】周辺回路側の周辺クロックpclkで動作する本体レジスタ１４の他、バスクロックbclkで動作し、読出データrdata と書込データwdata に共用するデータバッファ１２と、周辺クロックpck で動作し、本体レジスタ１４のレジスタデータregdata が更新されたときに、これをコピーして読出保持データとして出力する読出バッファ１６を設け、これらの２つのバッファ１２，１６でクロック信号の相違を補償する。 （もっと読む）

【課題】共有資源のアクセスにおいて、同期によるシステム遅延は最小限に抑えられ、回路設計および設計段階における正確さの証明が単純化される。
【解決手段】相互に非同期的なクロックドメイン内で作動する多数のサブシステム（８０２，８０４，８０６，８０８）により共有される資源（８１０）の状態を決定する方法および装置は、各サブシステムに１ビットカウンタ（８１４，８１８，８２２，８２６）を適用し、このような各ビットカウンタの値を全ての非同期クロックと同期させる。各サブシステムは各ビットカウンタ（８１４，８１８，８２２，８２６）の値を排他的ＯＲすることにより共有資源（８１０）に対する可用性状態を発生する。同期によるシステム遅延は最小限に抑えられ、回路設計および設計段階における正確さの証明が単純化される。 （もっと読む）

【課題】共通同期信号に基づいて、各パルス計数装置から出力されるデータ信号を、同一時刻でのデータ群として１伝送周期内で高精度にかつ瞬時に一括して取得すること。複数のパルス計数装置から出力される各計数値群のサンプリングにおける時間精度を向上させること。
【解決手段】シリアル伝送信号の１伝送周期内の先頭の伝送フレームを共通同期信号とし、共通同期信号に基づいて該同一の１伝送周期内の先頭以外の残り伝送フレームを各パルス計数装置からのデータ信号に割り当てるか、該１伝送周期内の先頭の伝送フレームを全同期信号とし、全同期信号から所定のラッチタイミング調整期間後の全パルス計数器同時ラッチ信号に基づいて該同一の１伝送周期内の先頭以外の残り伝送フレームを各パルス計数装置からのデータ信号に割り当てるようにした。 （もっと読む）

【課題】 スレーブ回路の動作周波数が変化するシステムにおいて、簡易な構成で、マスター回路がスレーブ回路とデータを交換することができるようにする技術を提供する。
【解決手段】 このシステム１は、可変の動作周波数ｆａで動作するスレーブ回路３０，４０と、基準周波数ｆ０で動作するマスター回路２２と、基準クロック信号Ｓｆ０を生成してマスター回路に供給し、ローカルクロック信号Ｓｆａを生成してスレーブ回路３０，４０に供給するクロック信号生成部１０と、を備える。クロック信号生成部１０は、マスター回路２２からの指示に応じて動作周波数ｆａを変えてローカルクロック信号Ｓｆａを生成する。また、クロック信号生成部１０は、動作周波数ｆａの情報を含むスレーブ動作信号ｒｅｑｅｎ１，ａｃｋｅｎ１を生成して、マスター回路２２に供給する。マスター回路２２は、スレーブ動作信号に従って、スレーブ回路とデータの受け渡しを行う。 （もっと読む）