【課題】ゼロ遅延のスレーブ送信モードのための方法及び装置を提供する。
【解決手段】装置は、マスター・スレーブ構成で動作する第１及び第２の機能的ユニットを備えている。これら第１及び第２の機能的ユニットは、各々、マスター及びスレーブとして動作する。第１の機能的ユニットは、クロック及びフレーミング信号を第２の機能的ユニットへ搬送する。第２の機能的ユニットは、バッファ、及びバッファに結合された入力を有するマルチプレクサを含む。デジタルオーディオデータがバッファにプリフェッチされる。第２の機能的ユニットのコントローラは、フレーミング信号のアサーションを検出すると、マルチプレクサに与えられる選択信号の状態を変化させる。それに応答して、マルチプレクサは、送信されるべきデータの次のフレームをバッファから受け取るように結合された入力を選択する。 （もっと読む）

【課題】ＣＰＵの負荷にかかわらず、レシーブデータレジスタ内のデータが上書きされて壊れてしまうのを回避する。
【解決手段】半導体装置はカードインタフェース（３９）を含む。このカードインタフェースは、ボーレートジェネレータ（３１３）と、変換回路（３０２）と、レシーブデータレジスタ（３０３）とを含む。さらに上記半導体装置（３）は、レシーブデータレジスタにパラレルデータが存在しない場合には、ボーレートジェネレータからＩＣカードへクロック信号を供給し、レシーブデータレジスタにパラレルデータが存在する場合には、ボーレートジェネレータからＩＣカードへのクロック信号の供給を停止するためのクロック制御回路（３１０）を含む。上記ＩＣカードへのクロック信号の供給を停止することで、新たなデータがＩＣカード（７）からレシーブデータレジスタ（３０１）に伝達されるのを回避する。 （もっと読む）

【課題】より安定してクロックの乗せ換えを行う。
【解決手段】２ポートRAMは、独立して書き込みと読み出しが可能であり、書き込みアドレス制御部は、２ポートRAMにおいて、入力データが書き込まれる書き込みアドレスを制御し、ブランクアドレス検出部は、書き込みアドレスにおいて、入力データが書き込まれないブランクアドレスを検出し、読み出しアドレス変換部は、２ポートRAMにおいて、ブランクアドレス以外の書き込みアドレスを、出力データが読み出される読み出しアドレスに変換する。本技術は、例えば、データ伝送システムに適用することができる。 （もっと読む）

【課題】併走クロックを使用する信号伝送において、併走クロックの周波数を落とすことなく、信号の長距離伝送を行うことを可能とする。
【解決手段】送信側の通信装置１と受信側の通信装置４との間で、クロック信号と併走してデータ信号の伝送を行う伝送装置である。送信側の通信装置１は、１クロック周期の中に複数ビットのデータを入れ込み、その際、前記複数ビットの内少なくとも連続する２ビットを同一データとして持つ複数のデータ群として前記受信側の通信装置４送信する。受信側の通信装置は、受信したデータの少なくとも連続する２ビットの同一データを持つデータ群の内、２ビット目以降の何れか１ビットのデータを有効なデータとして受信する。 （もっと読む）

【課題】回路若しくは装置が、仕様或いは規格に適用しない部分があったとしても、使用することに問題がない場合の対応方法のひとつを提供する。
【解決手段】集積回路が入出力回路とタイミング測定回路とを含み、前記入出力回路の第１の入力端子に入力される第１の信号と、前記入出力回路の第１の出力端子から出力される第２の信号とが前記タイミング測定回路に入力され、前記第２の信号は、前記入出力回路の第１の入出力端子における信号が前記第１の出力端子から出力されたものであり、前記タイミング測定回路において、前記第１の信号における第１の変化を検出し、前記第２の信号における前記第１の変化に対応する第２の変化を検出し、前記第１の変化を検出したときと前記第２の変化を検出したときとの間の時間間隔の計測を行うことを特徴とする。 （もっと読む）

【課題】１本の信号線を用いて双方向のシリアル通信を行う通信システム及びそのデバイスを提供することを目的とする。
【解決手段】第１デバイス１１と第２デバイス１２間を１本の信号線で接続し、互いにレベルの異なる第１レベルと第２レベル、及び前記第１レベルと第２レベルの中間レベルを用いてシリアル通信を行う通信システムであって、第１デバイスは、第１レベルと中間レベルを繰り返すことで第２デバイスにクロックを送信し、第２デバイスは、受信したクロックの中間レベルの期間に第２レベルを出力するか否かで第１デバイスに情報を送信し、第１デバイスは、第２デバイスが情報を送信していない場合に、クロックの中間レベルの期間に第２レベルを出力するか否かで前記第２デバイス１２に情報を送信する。 （もっと読む）

【課題】複雑な制御を要することなく２つの異なるインタフェース回路の一方のインタフェース回路での通信動作中に他方のインタフェース回路での通信動作が行われないようにする。
【解決手段】通信インタフェース装置は、第１の端子２０１に接続されたチップセレクト端子、第２の端子２０２に接続されたクロック端子、及び第３の端子２０３に接続されたデータ端子を有するＳＰＩインタフェース回路１０１と、第１の端子２０１に接続されたクロック端子、及び第３の端子２０３に接続されたデータ端子を有するＩ２Ｃインタフェース回路１０２とを備え、ＳＰＩインタフェース回路１０１で通信する場合は、第１の端子２０１に固定信号を入力し、第２の端子２０２にクロック信号を入力し、第３の端子２０３にデータ信号を入力し、Ｉ２Ｃインタフェース回路１０２で通信する場合は、第１の端子２０１にクロック信号を入力し、第３の端子２０３にデータ信号を入力する。 （もっと読む）

【課題】コンピュータとエミュレータとの間におけるデータ授受の速度と、Ｉ／Ｆ部と検査対象回路との間におけるデータ授受の速度とが異なる場合に、検査対象回路にデータを連続的に供給する。
【解決手段】インタフェース回路は、ハードウェアとソフトウェアの検証環境が実装されたコンピュータから受信したデータを保持するとともに、保持するデータをエミュレータ上に実現された検査対象回路へ出力するメモリと、メモリにデータが保持されているか否かを判定し、メモリにデータが保持されている場合には、検査対象回路にクロック信号を供給するとともに検査対象回路による前記メモリに対するメモリ読出し要求を許可し、メモリにデータが保持されていない場合には、検査対象回路へのクロック信号の供給を停止するとともに検査対象回路によるメモリに対するメモリ読出し要求を不可とするデータ供給制御回路と、を有する。 （もっと読む）

【課題】バスシステムにおいて伝送遅延による受信不良を回避することが可能な信号処理装置を提供すること。
【解決手段】第１バスに接続された主機器から供給されるクロック、当該クロックに同期して主機器から送信されるデータを受信する主側受信部、主側受信部でデータが受信された場合に主機器の通信動作を一時停止させる主動作停止部、第２バスに接続された従機器に対し、主側受信部で受信されたクロック及びデータを送信する従側送信部、従側送信部で送信されたクロックに同期して従機器から送信されたデータを受信する従側受信部、従側受信部でデータが受信された場合に主機器の通信動作を再開させる主動作再開部、主動作再開部により通信動作が再開された主機器から供給されるクロックに同期して従側受信部で受信されたデータを主機器に送信する主側送信部を備える信号処理装置が提供される。 （もっと読む）

【課題】バスシステムにおいて伝送遅延による受信不良を回避することが可能な信号処理装置を提供すること。
【解決手段】第１のバスに接続されたマスター機器から供給されるクロックと、当該クロックに同期して前記マスター機器から送信されるデータとを受信するマスター側受信部と、前記第１のバスとは異なる第２のバスに接続されたスレーブ機器に対し、前記マスター側受信部により受信されたクロック及びデータを送信するスレーブ側送信部と、前記スレーブ側送信部により送信されたクロックに同期して前記スレーブ機器から送信されたデータを受信してバッファに格納するスレーブ側受信部と、前記マスター側受信部によりクロック及びデータが受信されるタイミングで、当該クロックに同期して前記バッファに格納されているデータを前記マスター機器に送信するマスター側送信部と、を備える、信号処理装置が提供される。 （もっと読む）

ＵＳＢネットワークの高密度の拡張を提供する方法であって、ＰＸＩ計測シャーシ内の隣接するスロットに複数のＵＳＢハブをアタッチすること、それらのＵＳＢハブの１つを一次ＵＳＢハブとして構成すること、一次ＵＳＢハブの上流ポートをＵＳＢネットワークに接続すること、一次ＵＳＢハブの第１の下流ポートを、一次ＵＳＢハブ以外の複数のＵＳＢハブの第１の隣接するＵＳＢハブに第１のＰＸＩローカルバスを介して通信するように構成し、第１の隣接するＵＳＢハブは、一次ＵＳＢハブに隣接すること、一次ＵＳＢハブの複数の他の下流ポートを、一次ＵＳＢハブの拡張を提供するように構成すること、第１の隣接するＵＳＢハブの上流ポートを第１のＰＸＩローカルバスに接続し、第１のＰＸＩローカルバスは、一次ＵＳＢハブの方向にあること、第１の隣接するＵＳＢハブの第１の下流ポートを、一次ＵＳＢハブ以外の複数のＵＳＢハブの第２の隣接するＵＳＢハブに第２のＰＸＩローカルバスを介して通信するように構成し、第２の隣接するＵＳＢハブは、第１の隣接するＵＳＢハブに隣接すること、第１の隣接するＵＳＢハブの複数の他の下流ポートを、第１の隣接するＵＳＢハブの拡張を提供するように構成すること、およびそれらのＵＳＢハブの他の任意のＵＳＢハブ、および第１の隣接するＵＳＢハブを同様に構成することを備える方法。
（もっと読む）

【課題】従来のインタフェースの機器との接続互換性を保ちつつ、データ転送速度を向上できるメモリデバイスおよびメモリデバイス制御装置を提供する。
【解決手段】メモリデバイス１０３とホスト装置１０１の間に介在するメモリデバイス制御装置１０２は、クロック信号に同期してメモリデバイスとの間でデータを転送するデータ転送手段１２３を備える。データ転送手段１２３は、クロック信号の立ち上がりエッジ及び立下りエッジの一方に同期してデータを転送するシングルエッジ同期モード、または、立ち上がりエッジと立下りエッジとの双方に同期してデータを転送するダブルエッジ同期モードに対応する。メモリデバイス１０３がバスマスタとして動作してデータ転送を行う際、データ転送手段１２３はメモリデバイスに対してダブルエッジ同期モードでデータ転送を行う。 （もっと読む）

【課題】制御信号に適したシリアル伝送によって配線数を削減することが可能なシリアル通信装置の提供する。
【解決手段】複数の送信制御信号を送信シリアル信号に変換して外部に出力するＰ／Ｓ変換器と、外部から入力された受信シリアル信号を外部から入力された受信転送クロックを用いて複数の受信制御信号に変換するＳ／Ｐ変換器と、送信シリアル信号に同期した送信転送クロックを外部に出力するクロック出力回路と、受信シリアル信号に同期した受信転送クロックをＳ／Ｐ変換器に出力するクロック入力回路とを具備する。 （もっと読む）

【課題】デジタル制御データとデジタルプレゼンテーションデータの事前に選択されたセットを通信するための通信プロトコルを形成するために、共にリンクされるパケット構造を使用して、通信経路上、ホストとクライアントの間でデジタルデータを転送するためのデータインタフェースを提供する。
【解決手段】信号プロトコルは、通信プロトコルを形成するパケットを生成、送信、及び受信し、デジタルデータを１つ又は複数のタイプのデータパケットに形成するように構成され、少なくとも１台が該ホストデバイスに常駐し、該通信経路を通して該クライアントに結合される、リンクコントローラによって使用される。インタフェースは、短距離「シリアル」タイプデータリンクでの、費用効果が高い、低電力の、双方向高速データ転送機構となる。 （もっと読む）

【課題】ノイズに対して耐性を強くして、データの変更を未然に防止する。
【解決手段】印刷処理を実行するエンジン部と、エンジン部の駆動を制御するメカコントローラと、メカコントローラと通信を行なうメインコントローラとを備える印刷装置であって、メカコントローラとメインコントローラとは、クロック線を流れるクロック信号の波形変化を用いて同期を取りつつ通信を行い、メインコントローラは、通信開始前に、クロック信号の波形変化の周期を示す周期データをメカコントローラに送信し、メカコントローラは、通信時に、クロック信号の波形変化を監視し、波形変化が送信された周期データにより指定された周期と異なる場合は、この波形変化を無効とみなし、同波形変化による通信を行なわない。 （もっと読む）

【課題】本発明は、単線式の接続部を介した２つのデバイス間のデータ送信に関する方法及びシステムを提供し、単線式プロトコルにおける通信速度の増加を可能にする。
【解決手段】第２デバイスから単線式の接続部を介して第１デバイスに送信されるデータのバイナリ状態を、前記接続部を介して前記第２デバイスに２状態の信号を送信することが可能な第１デバイスによって決定する方法であって、前記バイナリ状態は、前記２状態の信号の立ち上がりエッジの傾斜に応じて決定される。 （もっと読む）

【課題】転送遅延が小さいマルチチップシステムおよび該マルチチップシステムを構成する半導体装置を提供する。
【解決手段】宛先ＩＤ判定部３は受信データＤＡＴ＿１のヘッダ部に含まれる宛先ＩＤが受信された時点で直ちにデータの宛先を判定し、自分宛てでなければ、送信制御部４は受信データバッファ１による受信データＤＡＴ＿１の受信と同時進行でその受信データＤＡＴ＿１を転送する。 （もっと読む）

マルチプロセッサシステム内の信頼性の高いプロセッサ間通信のための方法について記載される。一側面に従って、特殊構成シリアルバスが、第１のプロセッサと第２のプロセッサとの間の汎用データリンクとして使用される。シリアルバスは、ＩＣ間サウンド（Ｉ^２Ｓ）バスであってもよい。別の側面に従って、第２のプロセッサ上に常駐するネットワークインターフェースは、Ｉ^２Ｓバス上に構築されるデータリンクを介して、第１のプロセッサに利用可能となる。これによって、第２のプロセッサは、プロキシとして使用され、遠隔構成およびネットワークアドレストラバーサルをサポート可能となる。
（もっと読む）

【課題】ホスト側パラレルバスインターフェースとデバイス側シリアルバスインターフェースの間に論理回路部を設け、両者間に介在されるコントローラを省略して同期式シリアルバス接続を実現すること。
【解決手段】ホスト側回路が複数のデータ端子及びアドレス端子、リード（ＲＤ）端子、ライト（ＷＲ）端子、チップセレクト（ＣＳ）端子を有し、デバイス側回路がデータ（Ｄ０）端子、クロック（ＣＬＫ）端子、チップセレクト（ＣＳ）端子を有する。ＯＲゲートによる第１の論理回路部５０２は、ＲＤ端子及びＷＲ端子の信号により出力状態が変化し、ＡＮＤゲートによる第２の論理回路部５０３は第１の論理回路部５０２及びＣＳ端子の各出力信号により出力状態が変化する。第２の論理回路部５０３の出力信号をデバイスへのクロック信号として提供し、当該クロック信号に基づき、Ｄ０端子のみを用いてパラレル／シリアル変換されたデータ信号をデバイスに出力する。 （もっと読む）

ＵＳＢマイクロコントローラ、ＵＳＢトラフィックを監視する回路、および分散クロック周波数および位相に関する情報を含む周期的データ構造（クロック搬送波信号など）をＵＳＢデータストリームからデコードし、デコードされた搬送波信号を出力する回路、を有するＵＳＢデバイスと、デコードされた搬送波信号を受信し、ある所定のデータパケット（ＳＯＦパケットなど）の受信時にソフトウェア割り込みを発生させ、さらにソフトウェア割り込みをＵＳＢマイクロコントローラに送出する回路と、を備える同期装置であって、ＵＳＢマイクロコントローラは、同期化参照信号として使用されるように適合された出力信号を生成することによってソフトウェア割り込みに応答する（そこに備わる割り込みサービスルーチンなどによる）ように構成されている、同期装置。
（もっと読む）