説明

Fターム[5B077GG36]の内容

情報転送方式 (3,847) | タイミング制御 (384) | DMAに関連したタイミング制御 (3)

Fターム[5B077GG36]に分類される特許

1 - 3 / 3


【課題】既存のブリッジ回路よりも回路規模が小さく、かつ、既存のブリッジ回路よりも高性能なブリッジ回路を、提供する。
【解決手段】ブリッジ回路22を、1個のFIFOでクロック乗り換えを行う回路であって、FIFOの空き領域の有無を検出するための回路(IN側比較回路等からなる回路)と、読み出すべきデータの有無を検出するための回路(OUT側比較回路等からなる回路)とが独立して設けられている回路として構成しておく。
(もっと読む)


【課題】読出要求に対する読出データの提供の順序が保証されないデータ読出方式を適用した際の問題点を解決可能な構成を提供することを目的とする。
【解決手段】読出要求に対する読出データの到来を待つ段階と、読出要求に対する読出データの到来が所定時間内に到来しない場合に再度前記外部から受信したデータ読出要求に対応する読出要求を発行する読出要求再発行段階と、読出要求再発行段階では前記再度の読出要求にフラグを付加することにより最初に発行した読出要求と異なったものとする構成とした。 (もっと読む)


【課題】 データ転送のスループットを向上することができるデータ転送装置、データ転送方法及び印刷装置を提供する。
【解決手段】 印刷装置は、データ入出口となるインターフェース15と、通信データを橋渡しするI/Fブリッジ部16と、DMA制御を司るバスマスタ19とを備えている。例えば印刷装置がデータ受信を行う場合、インターフェース15が所定の転送単位で転送データをI/Fブリッジ部16に出力する。I/Fブリッジ部16は、受信用レジスタ34に受信データ(8ビットデータ)を格納次第、ホストコンピュータ8及びインターフェース15の間で1サイクル分のデータ通信が終了していなくても、先行してリクエスト信号REQ1をバスマスタ19に出力する。従って、バスマスタ19は、通信サイクルの途中であっても受信データを確保した状態となる。 (もっと読む)


1 - 3 / 3