【課題】外部発振子を用いずとも、継続して逓倍クロック信号を生成出力できるクロック信号出力回路を提供する。
【解決手段】記憶用メモリ１２に、基準クロック信号ＰＲＥＦの周期をリングオシレータ１及び周期カウンタ５によりカウントしたデータを記憶させ、クロック信号出力回路１１は、セレクタ１３を介すことで、除算器７及びシステムクロック生成部９が記憶用メモリ１２に記憶させたデータに基づいて演算処理を行い、逓倍クロック信号を生成して出力する。したがって、外部発振子３を発振動作させて基準クロック信号を常時得る必要がなくなる。 （もっと読む）

【課題】マザーボードに接続する各基板の内容は共通とし、各選択回路でパラメータを選択することにより、各受信回路では異なるパラメータを受信できるようにする。
【解決手段】基板構造において、マザーボード７に複数の基板１，２０を接続し、各基板１，２０に共通して設けられた複数のパラメータＡ，Ｂを選択回路４で選択することにより、マザーボード７では互いに異なるパラメータＡ，Ｂを受信できる構成とした。 （もっと読む）

【課題】複数の異なる動作クロック周波数を設定可能なＣＰＵ等のプロセッサを搭載する情報処理装置において、動作クロック周波数の適応性を自動的に検証可能な情報処理装置等を提供することを目的とする。
【解決手段】ＣＰＵ１２等のプロセッサを搭載する情報処理装置１において、前記プロセッサに具備されたキャッシュメモリのキャッシュ容量を取得するキャッシュ容量取得手段と、前記プロセッサの種別と、前記キャッシュ容量取得手段によって取得されたキャッシュ容量と、に基づいて、前記プロセッサに設定すべき動作クロック周波数を取得する最適動作クロック周波数取得手段と、前記プロセッサの動作クロック周波数を測定し、前記設定すべき動作クロック周波数と比較して、前記測定された動作クロック周波数が当該プロセッサに適するか否かを判定する判定手段と、を有することを特徴とする。 （もっと読む）

【課題】手動で設定された制御速度または制御負荷に応じた制御速度で、制御対象を制御させ得るようにして、１つのハードウェア仕様で、エレベータ設備を制御するのに必要な各種制御を行わせ、開発コスト、設備コストなどを大幅に低減する。
【解決手段】手動／自動選択回路３が手動に設定されているとき、クロック回路４によって、高速／低速制御選択回路２で設定されたクロック周波数を持つクロック信号Ｓcを生成して、ＣＰＵ回路５により制御対象を制御し、また手動／自動選択回路３が自動に設定されているとき、クロック回路４によって、ＣＰＵ回路５から出力される高速／低速切替信号で指示されたクロック周波数を持つクロック信号Ｓcを生成して、ＣＰＵ回路５により制御対象を制御する。 （もっと読む）