【課題】非選択期間において、出力信号のノイズが小さく、且つトランジスタの特性劣化を抑制できる液晶表示装置の駆動回路を提供する。
【解決手段】第１のトランジスタ、第２のトランジスタ、第３のトランジスタ及び第４のトランジスタを設け、第１のトランジスタにおいて、第１端子を第１の配線に接続し、第２端子を第２のトランジスタのゲート端子に接続し、ゲート端子を第５の配線に接続し、第２のトランジスタにおいて第１端子を第３の配線に接続し、第２端子を第６の配線に接続し、第３のトランジスタにおいて第１端子を第２の配線に接続し、第２端子を第２のトランジスタのゲート端子に接続し、ゲート端子を第４の配線に接続し、第４のトランジスタにおいて第１端子を第２の配線に接続し、第２端子を第６の配線に接続し、ゲート端子を第４の配線に接続する。 （もっと読む）

【課題】従来の液晶装置では、劣化を軽減することが困難である。
【解決手段】画素電極９３と共通電極９７との間に液晶が挟持される液晶装置の駆動回路であって、共通電極９７に供給する共通電位Ｖｃｏｍを発生する共通電位発生回路１３３と、共通電位発生回路１３３の出力部に電気的に接続されると共に、電源に電気的に接続され、電源電位ＶＤＤが共通電位Ｖｃｏｍを下回っている状態において、共通電極９７とグランドＧＮＤとの間を導通させるスイッチング回路１３３と、を備えることを特徴とする液晶装置の駆動回路。 （もっと読む）

【課題】トランジスタが仮にディプレッション型である場合でも、安定して動作することができる半導体装置を提供する。
【解決手段】開示する発明の一態様の半導体装置は、第１の電位を第１の配線に供給する機能を有する第１のトランジスタと、第２の電位を第１の配線に供給する機能を有する第２のトランジスタと、第１のトランジスタのゲートに第１のトランジスタがオンをオンにするための第３の電位を供給した後、第３の電位の供給を止める機能を有する第３のトランジスタと、第２の電位を第１のトランジスタのゲートに供給する機能を有する第４のトランジスタと、第１の信号にオフセットを施した第２の信号を生成する機能を有する第１の回路と、を有し、第４のトランジスタのゲートには、第２の信号が入力され、第２の信号の最小値は、第２の電位未満の値である。 （もっと読む）

【課題】ＴＦＴの閾値電圧がシフトしても、駆動回路の高い信頼性を確保することができ
る表示装置を提供する。
【解決手段】出力回路が有するトランジスタのゲートに、順方向バイアスの電圧または逆
方向バイアスの電圧を与えることができる電源制御回路と、出力回路が有するトランジス
タの閾値電圧の変化量をモニターするためのモニター用トランジスタと、出力回路が有す
るトランジスタの閾値電圧を補正するべく、該トランジスタのゲートに逆方向バイアスの
電圧を与えるように電源制御回路を制御する閾値制御回路と、を有する。 （もっと読む）

【課題】温度を検出する温度センサーの信頼性を確保する。
【解決手段】温度測定装置２０は、第１温度センサー２１と、第２温度センサー２２と、温度検出制御回路２００とを有する。温度検出制御回路２００は、第１温度センサー２１によって検出された温度から所定の時間長における温度変化を求め、当該温度変化が閾値よりも大きいか否かを判別し、当該温度変化が前記閾値よりも大きいと判別した場合に、信号Ｓ2をＨレベルにして、第２温度センサー２２をアクティブ状態とさせる一方、当該温度変化が前記閾値以下である判別した場合に、信号Ｓ1をＬレベルにして、第２温度センサー２２をノン・アクティブ状態とさせる。 （もっと読む）

【課題】トランジスタのしきい値電圧の変動を抑制し、表示パネルに実装するドライバＩ
Ｃの接点数を削減し、表示装置の低消費電力化を達成し、表示装置の大型化又は高精細化
を達成することを目的とする。
【解決手段】劣化しやすいトランジスタのゲート電極を、第１のスイッチングトランジス
タを介して高電位が供給される配線、及び第２のスイッチングトランジスタを介して低電
位が供給される配線に接続し、第１のスイッチングトランジスタのゲート電極にクロック
信号を入力し、第２のスイッチングトランジスタのゲート電極に反転クロック信号を入力
することで、劣化しやすいトランジスタのゲート電極に高電位、又は低電位を交互に供給
する。 （もっと読む）

【課題】ソースフォロワ出力の線形領域を従来より拡大する。
【解決手段】画素１０内のソースフォロワ用ＰＭＯＳトランジスタＴｒ１３及びＴｒ１４は、ゲートが保持容量Ｃs1、Ｃs2に接続されて常にオン状態で使用されるため、ソースフォロワ用ＰＭＯＳトランジスタＴｒ１３及びＴｒ１４の閾値電圧Ｖthのみが＋０.５Ｖに設定され、ノーマリーオン状態とされる。ソースフォロワ用ＰＭＯＳトランジスタＴｒ１３及びＴｒ１４の電流値は定電流負荷トランジスタＴｒ７で制御し、オンオフは定電流負荷トランジスタＴｒ７とスイッチング用ＮＭＯＳトランジスタＴｒ５、Ｔｒ６で制御する。また、トランジスタＴｒ５、Ｔｒ６が介在し出力可能の電圧範囲が存在するため、ソースフォロワ用ＰＭＯＳトランジスタＴｒ１３及びＴｒ１４の閾値電圧Ｖthのシフトによって線形性を保つ領域が最大になるように最適化する。 （もっと読む）

【課題】ソースフォロワ用トランジスタの基板効果を無くしてリニアリティを改善する。
【解決手段】ソースフォロワ用ＰＭＯＳトランジスタＴｒ３、Ｔｒ４は、ソースがバックゲートに接続されている。ＰＭＯＳトランジスタＴｒ８は、画素部の同一列方向の各画素に共通に接続されている。このＴｒ８は、各画素内のソースフォロワ用ＰＭＯＳトランジスタＴｒ３、Ｔｒ４のソースとバックゲートに共通に接続された定電流用トランジスタである。トランジスタＴｒ３、Ｔｒ５、Ｔｒ４、Ｔｒ６、Ｔｒ７及びＴｒ８は、保持容量Ｃ１に保持された正極性の画素値と、保持容量Ｃ２に保持された負極性の画素値とを、垂直走査周期より短い周期で交互に画素電極ＰＥへ読み出す読み出し部を構成している。ソースフォロワ用ＰＭＯＳトランジスタＴｒ３、Ｔｒ４の閾値電圧Ｖth3、Ｖth4は、信号レベル（ゲート電圧）により変動しない（基板効果がない）状態となり固定の電圧となる。 （もっと読む）

【課題】所望の分散時間にて動作することが可能な表示ドライバ及びそれを備えた表示装置を提供すること。
【解決手段】本発明にかかる表示ドライバは、外部から入力される映像信号を増幅して増幅信号を生成する複数のパネル駆動用アンプと、対応する増幅信号を外部に出力するか否かを、対応する出力制御信号に基づいて制御する複数の出力制御回路と、外部から入力される出力タイミング信号を遅延させて生成した複数の遅延信号を出力し、対応する前記遅延信号に基づいて対応する前記出力制御信号を生成するカスケード接続された複数の遅延ブロックと、を備え、２つ以上の前記遅延回路の遅延値を共通の遅延制御信号によって制御する。 （もっと読む）

【課題】回路構成の複雑化、消費電流の増加、特性低下を防止することができ、レイアウト面積の削減を図れるレベル変換回路および表示装置、並びに電子機器を提供する。
【解決手段】バイアス部１２は、第５のＮＭＯＳトランジスタＮＴ１５と、抵抗素子Ｒ１１を含む降圧部１６と、電圧源１５に接続された電流源Ｉ１１と、を含み、第５のＮＭＯＳトランジスタＮＴ１５のソースが第１電圧源１４に接続され、ドレインが抵抗素子Ｒ１１の一端に接続され、抵抗素子Ｒ１１の他端が電流源Ｉ１１に接続され、第５のＮＭＯＳトランジスタＮＴ１５のゲートが抵抗素子Ｒ１１の他端側に接続され、第１電圧から第１および第２のＮＭＯＳトランジスタＮＴ１１，ＮＴ１２のしきい電圧分高く、または第１電圧より高くこのしきい値電圧より低いバイアス電圧を抵抗素子の一端側に生成し、レベル変換部１１の第１および第２のＮＭＯＳトランジスタＮＴ１１，ＮＴ１２のゲートに供給する。 （もっと読む）

【課題】シフトレジスタの各段の単位駆動回路において、当該段が出力動作を行わない期間にてオン状態に維持されるトランジスタがしきい値電圧のシフトを生じる。
【解決手段】出力動作期間以外にて単位駆動回路の出力端子ＯＵＴをＬレベルに設定するスイッチとして、ＯＵＴと交流電源ＶＡ，ＶＢとの間に複数のトランジスタＴ６Ａ，Ｔ６Ｂを接続する。Ｔ６Ａ，Ｔ６Ｂは、出力動作期間以外にて少なくとも１つがオン状態とされ、かつ交代してオフ状態とされる。Ｔ６ＡはＶＡに、またＴ６ＢはＶＢに接続され、それぞれのオン期間には交流電源はＬレベルを供給し、オフ期間にはＨレベルとＬレベルとの中間電位である接地電位ＧＮＤを供給する。 （もっと読む）

【課題】回路面積を大きくすることなく入力信号に対する応答速度が速いレベルシフタ回路および表示ドライバ回路を提供することである。
【解決手段】本発明にかかるレベルシフタ回路１は、第１の電圧変換回路１１、第２の電圧変換回路１２を備える。第１の電圧変換回路１１は、電源電位ＧＮＤと電源電位ＶＤＤＬとの間の振幅を有する入力信号ＩＮが入力されると共に、電源電位ＶＤＤＬよりも高い電源電位ＶＤＤＨが供給される。また、電源電位ＶＤＤＨの電源線４１から供給される電流を制限する電流制限回路３４を備え、入力信号ＩＮよりも大きな振幅を有する電圧信号を入力信号ＩＮに応じて出力する。第２の電圧変換回路１２は、電源電位ＶＤＤＨが供給されると共に、第１の電圧変換回路１１から出力された電圧信号に応じて電源電位ＧＮＤと電源電位ＶＤＤＨとの間の振幅を有する出力信号を出力する。 （もっと読む）

【課題】出力信号遅延を抑制し、消費電流の増大を抑制する出力回路の提供。
【解決手段】入力端子１０１と出力端子１０２の電圧を差動入力する差動入力段１１０からなる差動増幅回路と、第１及び第２の電源端子ＶＤＤ、ＶＳＳに接続された第１及び第２のカレントミラー１３０、１４０と、前記第１及び第２のカレントミラーの入力間、出力間に接続される第１、第２の連絡回路１５０Ｌ、１５０Ｒと、第１導電型の第１のトランジスタ１２１と第２導電型の第２のトランジスタ１２２とからなる出力増幅回路と、前記第１、第２の電源端子ＶＤＤ、ＶＳＳの電源電圧の間の電圧が供給される第３の電源端子ＶＭＬの電圧に応じたバイアス信号を受ける第１導電型の第３のトランジスタ１６１からなる制御回路１６０と、を備えている。 （もっと読む）

【課題】シフトの方向に応じて回路構成を切り替える単位レジスタ回路を従属接続した双方向シフトレジスタは小型化が難しい。
【解決手段】単位レジスタ回路３８は、基準点Ｎ１がＨレベルのとき、４相クロック信号のうちトランジスタＴ５のドレインに入力されるパルスに同期して端子ＮＯＵＴにパルスを出力する。セット端子ＮＳＦは１つ前の段、セット端子ＮＳＢは１つ後の段、リセット端子ＮＲＦは２つ後の段、リセット端子ＮＲＢは２つ前の段の出力にそれぞれ接続される。単位レジスタ回路３８はいずれかのセット端子にパルスを入力されると基準点をＨレベルに設定し、いずれかのリセット端子にパルスを入力されると基準点をＬレベルに設定する。シフト方向に応じてクロック信号の相間の位相の変化順序が反転され、またスタートトリガ信号を先頭段、後尾段のいずれに印加するかが切り替えられる。 （もっと読む）

【課題】階調を反映した信号電位を保持する容量素子をＤＲＡＭとして利用し、画素構造の簡略化を図るに当たり、低消費電力化を可能にする。
【解決手段】階調を反映した信号電位を保持する保持容量２２をＤＲＡＭとして利用することで、画素２０の構造の簡略化を図る。そして、画素２０において、保持容量２２の極性反転動作及びリフレッシュ動作を行うためのインバータ回路２３の入力端に対して、第４のスイッチングトランジスタ２７による反転電位の書き込み後の一定期間、信号線３１から第１，第３のスイッチングトランジスタ２４，２６を通じて電源電位、例えば、接地（ＧＮＤ）電位を与える。これにより、インバータ回路２３の入力電位ＩＮＶ_inを接地電位に確定し、インバータ回路２３に貫通電流が流れないようにする。 （もっと読む）

【課題】液晶表示装置において、画素トランジスタの長寿命化と消費電力を低減させるゲート信号の波形をより簡易な構成により出力する。
【解決手段】各画素の液晶の配向を制御する画素トランジスタのゲートに入力されるゲート信号を出力し、各画素が並べられたライン毎に配置された複数のシフトレジスタ回路（２８１，２８２）と、奇数ラインシフトレジスタ回路（２８１）に入力される第１クロック出力線ＣＫ１と、偶数ラインシフトレジスタ回路（２８２）に入力される第２クロック出力線ＣＫ２と、を備え、第１クロック出力線ＣＫ＿Ａ及び第２クロック出力線ＣＫ＿Ｂには、１画面分を表示する期間であるフレーム期間ごとに第１クロック信号ＣＫ＿Ａ及び第２クロック信号ＣＫ＿Ｂの２種類の異なるクロック信号が交互に印加され、第１クロック信号ＣＫ＿Ａ及び第２クロック信号ＣＫ＿Ｂは、周期が同じで位相が異なるクロック信号である。 （もっと読む）

【課題】電気光学装置の走査線駆動回路において、救済用の単位シフトレジスタの駆動能力の向上および動作の高速化を図る。
【解決手段】救済用単位シフトレジスタＳＲＢ_kは、液晶アレイ部１０を挟んで正規の単位シフトレジスタＳＲの反対側に配設される。救済用単位シフトレジスタＳＲＢ_kは、２行前のゲート線駆動信号Ｇ_k-2を受け、その活性化の２水平期間後に活性化するクロック信号に同期して、自己が出力するゲート線駆動信号Ｇ_kを活性化させる。 （もっと読む）

【課題】シフトレジスタ回路の駆動能力の向上、および動作の高速化を図る。
【解決手段】シフトレジスタ回路は、クロック信号ＣＬＫを出力端子ＯＵＴに供給するトランジスタＱ１と、当該トランジスタＱ１のゲート（ノードＮ１）を放電するトランジスタを駆動するインバータとを備える。インバータの入力ノード（ノードＮ３）は、ノードＮ１から分離されており、ノードＮ１，Ｎ３はそれぞれ個別の回路によって充放電される。 （もっと読む）

【課題】画素回路、これを利用した表示装置及び表示装置の駆動方法を提供する。
【解決手段】２つの走査トランジスタを含む表示装置用画素回路。２つの走査トランジスタは、アニーリング区間とオフ区間とを反復するように駆動される。アニーリング区間によって走査トランジスタのしきい電圧がシフトされることにより、漏れ電流が発生することを防止できる。 （もっと読む）

【課題】高スルーレートの差動増幅器を提供する。
【解決手段】差動増幅器は、差動入力信号を受ける差動対トランジスタ（ＴＮ１２／ＴＮ１３、ＴＰ１２／ＴＰ１３）と、定電流源（ＩＣＳ１１、ＩＣＳ１２）と、スイッチ（ＴＮ１１、ＴＰ１１）とを具備する。定電流源（ＩＣＳ１１、ＩＣＳ１２）は、差動対トランジスタ（ＴＮ１２／ＴＮ１３、ＴＰ１２／ＴＰ１３）に流れる電流を制御する。スイッチ（ＴＮ１１、ＴＰ１１）は、定電流源（ＩＣＳ１１、ＩＣＳ１２）と並列に配置され、差動入力信号の反転動作に同期して差動入力信号の反転動作の遷移時間より短い時間だけ差動対トランジスタＴＮ１２／ＴＮ１３、ＴＰ１２／ＴＰ１３）に流れる電流を増加する。 （もっと読む）