【課題】一層のノイズ低減を図ることができることはもとより、低周波ノイズの低減を図ることができる比較器、ＡＤ変換器、固体撮像装置、およびカメラシステムを提供する。
【解決手段】比較器５００Ａは、第１の入力サンプリング容量Ｃ５１１と、第２の入力サンプリング容量Ｃ５１２と、出力ノードｄと、一方の入力端子に、第１の入力サンプリング容量を介して、信号レベルが傾きをもって変化するスロープ信号を受け、他方の入力端子に、第２の入力サンプリング容量を介して入力信号を受けて、スロープ信号と入力信号との比較動作を行う差動比較部としてのトランスコンダクタンス（Ｇｍ）アンプ５１１と、Ｇｍアンプの出力部ｃと出力ノードｄとの間に配置され、Ｇｍアンプの出力部の電圧を一定に保持するアイソレータ５３０とを有する。 （もっと読む）

【課題】カラム部内で2進化および減算を行うことが可能となり、信号の位相合わせを簡略化することができる撮像装置を提供する。
【解決手段】ラッチ部107は、VCO101から出力される第１の下位位相信号および第２の下位位相信号をラッチする。下位計数部21は、ラッチ部107に保持された第１の下位位相信号、第２の下位位相信号に応じて第１の下位計数信号、第２の下位計数信号を生成し、各下位計数信号に基づく計数値の差に応じて、フラグ信号を含む下位差分信号を生成して出力する。上位計数部22は、VCO101から所定の周期で第１の画素信号に応じて出力される第１の上位計数信号に基づく計数値と、VCO101から所定の周期で第２の画素信号に応じて出力される第２の上位計数信号に基づく計数値との差に応じて、上位差分信号を生成し、フラグ信号に基づいて上位差分信号から所定の数を減算処理し、減算処理後の上位差分信号を出力する。 （もっと読む）

【課題】ＣＣＤ駆動パルス生成手段とＣＣＤ駆動タイミング信号生成手段の間で、１本の信号線で受け渡しされる多重化信号数を増加させる。
【解決手段】ＣＣＤ駆動パルスのタイミング信号生成手段と、前記タイミング信号の変化を検出し、時分割多重化信号とデコード制御信号とデコードクロックを生成する手段を備える第１の半導体装置と、前記多重化信号とデコード制御信号とデコードクロックを入力とし、元の多重化信号に分離する多重分離手段と、多重分離されたタイミング信号を入力とするＣＣＤ駆動パルス生成手段を備える第２の半導体装置で構成する。これら第１、第２の半導体装置間で信号の受け渡しを行うことにより、１本の信号線で受け渡しされる多重化信号数を増加させる。 （もっと読む）

【課題】
従来の固体撮像素子は、制御信号用の外部端子数を少なくすると共に、制御信号の動作タイミングを任意に変えることが難しかった。
【解決手段】
本発明では、受光部の動作を制御するためのタイミング信号を、外部から入力する第１制御信号に基づいて生成するタイミング信号生成回路と、画素から出力される画素信号を入力し、画素信号に対して信号処理を行う画素信号処理回路と、外部から入力するシリアルデータに基づき、画素信号処理回路を制御するための第２制御信号を生成するシリアルパラレル変換部と、シリアルパラレル変換部で生成された第２制御信号を保持するとともに、画素信号処理回路に対して第２制御信号を出力するレジスタ部と、外部から入力する第３制御信号をデコードしてシリアルパラレル変換部およびレジスタ部の動作を制御する第４制御信号を生成するデコード部とを設けたことを特徴とする。 （もっと読む）

【課題】高フレームレート撮像性能の低下を防止することができ、高品質な画像を得ることが可能な固体撮像素子およびカメラシステムを提供する。
【解決手段】制御線を通して、画素アレイ部１１０の電子シャッタ動作、および読み出しを行うように画素の動作を制御する画素駆動部１２０〜１５０と、所定の行数および列数で配置された画素部のそれぞれを特定するアドレスとともにアドレスに対応する画素の電子シャッタおよび読み出し制御信号を画素駆動部に供給するセンサ制御装置１９０と、を有し、画素駆動部は、センサ制御装置から供給される所定の行数および列数で配置された画素部のそれぞれを特定するアドレスをデコードする選択デコーダ１３０を含み、選択デコーダは、センサ制御装置から供給されたアドレスを拡張し、１水平期間内に画素に供給するアドレスの数を１垂直期間内において同一数に制御する機能を有する。 （もっと読む）

【課題】短時間で複数の行を同時並列的に選択することが可能な固体撮像素子およびカメラシステムを提供する。
【解決手段】光信号を電気信号に変換し、その電気信号を露光時間に応じて蓄積する光電変換素子を含む複数の画素が行列状に配列された画素部１１０と、画素を駆動制御するための複数の制御線と、制御線を通して、画素部の電子シャッター動作、および読み出しを行うように画素の動作を制御する画素駆動部１２０〜１５０と、を有し、画素駆動部は、アドレス信号に従い、信号の読み出しを行うリード行と、光電変換素子に蓄積された電荷をはき捨ててリセットするシャッター行の行アドレスのリード行選択信号およびシャッター行選択信号を出力する機能を含み、最下位アドレス信号と最上位アドレス信号が指定されることで、連続する複数の行を選択する機能を含む。 （もっと読む）

【課題】アクティブピクセルアレイに具現されたあらゆるカラムラインのうちの一部のカラムラインを選択的にイネーブルさせる。
【解決手段】イメージセンサーは、それぞれが、多数のピクセルのうちの対応するピクセルに接続された多数のカラムラインと、それぞれが、多数のカラムラインのうちの対応するカラムラインに接続された多数のアクティブロード回路と、多数のカラム選択信号に基づいて、多数のアクティブロード回路のうちの一部のアクティブロード回路をイネーブルさせるための選択回路と、を含む。 （もっと読む）

【課題】本発明は、撮像領域の中央部に位置する行の単位画素内の光電変換手段における信号蓄積時間が最も短く、撮像領域の上下端に位置する行に向かって信号蓄積時間が長くなるように行選択を行うことを特徴とする。
【解決手段】単位画素１１が二次元の行列状に配置された撮像領域１０と、単位画素を行単位で駆動し、駆動される単位画素内の光電変換手段における信号蓄積時間を設定する垂直ライン駆動手段と、信号蓄積時間を行単位で可変制御する蓄積時間制御回路２３とを具備する。 （もっと読む）

【課題】画素アレイ部の行数分、列数分またはそれに準ずるような複数行、複数列の多数箇所のチューニング補正が可能で、かつ、ＳＯＣ構造で生じる耐圧などのプロセス的に困難を伴わない固体撮像装置を提供する。
【解決手段】繰り返し配列パターン回路３１を第１のチップ３２に形成し、調整回路３３を第２のチップ３４に形成し、第１，第２のチップ３２，３４相互間の電気的な接続を接続部３５による３次元接続とする。これにより、繰り返し配列パターン回路３１と調整回路３３とを接続する端子（ピン）数の制約が無くして、画素アレイ部１２の行数分、列数分またはそれに準ずるような複数行、複数列の多数箇所のチューニング補正を実現できるようにする。 （もっと読む）

【課題】スパークルエラーの発生を防止することが可能な積分型ＡＤ変換装置、固体撮像素子、およびカメラシステムを提供する。
【解決手段】ランプ波形の参照電圧と入力電圧とを比較する比較器１１と、比較器１１の出力信号が反転したことをトリガとして動作開始または動作停止し、主クロック信号の周期ごとに計数する上位ビットカウンタ１２と、位相の異なる主クロックを含む複数のクロック信号を用いて比較器の出力信号が反転したタイミングで位相情報をラッチし、ラッチした値をデコードすることでクロック周期より分解能が高い下位ビットを出力する時間量子化器１４と、比較器の出力信号と主クロック信号の同期化を行いし、同期化を行った結果の信号を用いて、上位ビットカウンタの動作開始および停止のタイミングと、主クロック信号の位相情報をラッチする値を決定する調整部１３とを有する。 （もっと読む）

固体撮像装置がアナログ画素値をデジタルへと変換する。NビットDAC（20）に結合されたカウンタ（16）が、カウンタの内容に対応するアナログの傾斜を生成する。リップルカウンタ（90、92）が各々の列に関連している。アナログの傾斜が画素値と等しいときに、列比較器（22）がカウンタ素子をゲート制御する。カウンタの内容は、デジタル映像信号を生成するために映像出力バスにフィードされる。付加的な黒レベル読み出しカウンタ素子（26）は、固定パターンノイズの低減のための黒レベル値を作成し格納できる。付加的なバッファカウンタ/ラッチを採用できる。リップルカウンタは、デジタル映像レベルを得るためのカウンタとして、その後、映像レベルを出力バスへクロックアウトするためのシフトレジスタとして構成できる。DACカウンタとリップルカウンタのためのクロックは、同じかまたは異なるレートとすることができる。

（もっと読む）

【課題】入射光量に依存せず、良好な画像データが得られるとともに、イメージセンサの小型化・低消費電力化を実現した、固体撮像装置を提供する。
【解決手段】固体撮像装置が、画素から出力される信号である画素信号の電圧と基準電圧との差に応じた周波数と振幅とを有するクロック信号を生成するクロック信号生成回路と、クロック信号を計数するカウンタ回路と、クロック信号の電圧の振幅に依らずカウンタ回路でクロック信号を計数可能とする計数可能化部と、を有する。 （もっと読む）

【課題】 ２つの入力信号の差分に応じて遅延されるパルスの走行位置をデコードして入力信号をデジタル値に変換するＡＤ変換器を有する固体撮像装置において、画素ばらつきを除去し良好な画像が得られるようにする。
【解決手段】 光電変換部を有する画素が複数配列された画素部１と、前記画素からの信号の内、リセット信号を保持する保持回路102 と、ＡＤ変換器とにより構成され、前記ＡＤ変換器は、２つの入力端子を有し、第１の入力端子には、前記保持回路に保持されたリセット信号が入力され、第２の入力端子には、前記保持回路の保持対象とならなかった光信号が入力され、走行するパルスに対して前記第１及び第２の入力端子に入力された信号の差分の大きさに応じた遅延量を与える遅延回路103 と、前記パルスの走行位置をデコードすることにより前記入力信号の差分に応じたデジタル値を生成するデコーダ104 とを備えて固体撮像装置を構成する。 （もっと読む）

【課題】基準クロックに基づいて所定の周期に同期したタイミング信号を発生するＴＧ(Timing Generator)を仕様の異なるイメージセンサに使用可能にする。
【解決手段】ＴＧ２５には、水晶振動子２７の出力が、周波数拡散をかけるＳＳＣＧ２６を介して入力される。入力されたクロックをＰＬＬ回路２８により逓倍し、画素周波数と同じ周波数の画素クロック（pixck）を生成する。画素クロックをＤＬＬ回路２９に供給し、画素クロック周期を６０分割した多層クロックを生成する。クロック生成部３０にて、多層クロックから必要な位相を選択することで、タイミング信号を生成する。タイミング信号の位相、パルス幅、出力期間等の調整はＣＰＵ Ｉ／Ｆ３４を介したレジスタ設定で行う。 （もっと読む）

【課題】回路規模の増大を抑えた固体撮像装置およびその駆動方法を提供する。
【解決手段】状態信号１０２ａ，１０２ｂはそれぞれ垂直シフトレジスタ１０１ａ，１０１ｂによって保持され、状態信号１０２ｃ，１０２ｄとして出力される。状態決定部１０３のデコーダ１０４は各状態信号をデコードし、各状態信号の状態（ＨまたはＬ）の組合せに応じた信号を出力する。駆動信号出力部１０５は、状態決定部１０３から出力された信号に従って動作し、画素回路を駆動するための駆動信号ＴＸを出力する。 （もっと読む）

【課題】 少ないデータ量で固体撮像素子の複雑な駆動パルスを生成する。
【解決手段】 駆動パルス生成用のデータをメモリに格納しておき該データを用いて固体撮像素子を駆動する駆動パルスを生成する固体撮像素子の駆動パルス生成方法において、駆動パルスの時系列データを第１メモリに格納しておくと共に時間幅の異なる出力変化単位データを第２メモリに格納しておき、時間幅の異なる出力変化単位データを組み合わせて少なくとも１サイクルの駆動パルスを生成するに際し第２メモリから読み出された出力変化単位データの時間幅（1clk,2clk,3clk,…）を計数して第１メモリから読み出す時系列データ（００１１）（０００１）（１００１）…（００１０）を切り替え、駆動パルスを生成する。 （もっと読む）

【課題】 本発明は、回路規模を大きくすることなく、１フレーム中に複数回のリセット走査を行なうことができる構成を提供することを目的とする。
【解決手段】 本発明の固体撮像装置は、光電変換素子と前記光電変換素子の電荷を排出するためのリセットスイッチとがマトリクス状に配された画素領域と、前記リセットスイッチの導通を制御するためのリセット制御信号を供給する第１の走査回路と、を半導体基板に有する固体撮像装置において、前記画素領域は第１の画素領域と第２の画素領域とを含んで構成され、前記第１の走査回路は、前記第１の画素領域に配された前記リセットスイッチの導通を制御するための第１のデコーダと、前記第２の画素領域に配された前記リセットスイッチの導通を制御するための第２のデコーダとを有することを特徴とする。 （もっと読む）

【課題】カウンタの動作速度によって律則されることなく、より高速なＡＤ変換の実現を可能にする。
【解決手段】一定の位相差を持つ４相クロックＣＫ０〜ＣＫ３を多相クロック生成部２０で生成し、アナログ画素信号の信号電圧Ｖｘとランプ波形の参照電圧ＲＡＭＰとを比較する電圧比較部２２１の比較出力Ｖｃｏが反転したときの４相クロックＣＫ０〜ＣＫ３の論理状態を第１ラッチ部２２２ラッチすることにより、高速クロックＣＬＫ（本例では、クロックＣＫ０）によるアップ／ダウンカウンタ２２３のカウント値の最下位ビットよりもさらに細かい時間情報をもつビット列を得る。そして、このビット列を後段の信号処理部２１でデコード処理することにより、高速クロックＣＬＫによるアップ／ダウンカウンタ２２３のカウント値にさらに下位ビットの出力値として追加する。 （もっと読む）

【課題】ローリングシャッタ方式の撮像素子において、蓄積電荷の読み出しタイミング及
びリセットタイミングのフレキシブルな制御を行うのに好適なアドレス生成装置及び撮像
素子を提供する。
【解決手段】撮像素子１００を、蓄積電荷の読出処理及びリセット処理の処理対象となる
センサセルのライン位置を示す複数のアドレスを、１水平期間において時分割で生成する
読出・リセットラインアドレス生成部１３と、選択ラインのセンサセルを駆動する信号を
発生する駆動パルス発生器１４と、センサセルアレイ１５と、読み出した電荷から構成さ
れる画像信号データをライン単位で出力する水平転送部１６とを含んだ構成とし、読出・
リセットラインアドレス生成部１３を、前記時分割数と同数の選択ラインアドレス生成回
路を含み、該生成回路をそれぞれ独立に制御できる構成とした。 （もっと読む）

【解決手段】画素センサー[201]の２次元配列、シンチレーション物質[206]の層および制御装置[202]を備えるイメージセンサが開示される。シンチレーション物質の層は2次元配列に隣接している。シンチレーション物質はその上に衝突するX線に応じて光を放射する。画素センサーはこの光を検知する。制御装置は画素センサーの2次元配列に保存されたデータを読み出し、イメージをそこから形成する。制御装置は、イメージを形成する過程で画素センサー[41]に記憶される電子を生成するX線に起因するエラーについてデータを修正する。発明の一態様では、制御装置は2次元配列に複数のフレームを形成させることによりイメージを形成する。各フレームには、先行する時間間隔の間に各フォトダイオード[46]の上に蓄積された電荷の測定が含まれる。制御装置は、イメージを形成するために選択的にフレームからのデータを組み合わせる。 （もっと読む）