【課題】面積を小さくすることの可能な画素回路、ならびにそれを備えた電気光学装置および表示装置を提供する。
【解決手段】電気光学装置は、２本のデータ線を一組とする複数組のデータ線と、複数本のゲート線とがそれぞれ交差する部分に対応して設けられた複数の画素を備えている。各画素は、電気光学素子と、電気光学素子に接続された画素回路とを有している。画素回路は、一組のデータ線および前記ゲート線に接続された保持回路と、保持回路の出力と電気光学素子とに接続された選択回路とを有している。 （もっと読む）

【課題】ブロック駆動方式の表示装置で画面の均一性を改善する。
【解決手段】表示装置は、画素アレイ部と、画素アレイ部をブロック単位で順次駆動すると共に隣り合うブロック間において走査方向が逆になるよう画素を行単位で順次駆動する線順次駆動を行う駆動部を備えており、各走査線に割り当てられる走査期間を走査線群ごとに纏めて、第１期間および第２期間に分かれた一合成期間とし、第１期間において、一ブロックに属する所定本数の走査線に一斉に制御信号が供給され、ブロック単位で閾電圧補正動作が行われ、第２期間において、一ブロックに属する所定本数の走査線に順次制御信号が供給されて線順次駆動が行われることによって、画素の行毎に順次信号電位書込動作が行われる。 （もっと読む）

【課題】画像表示パネルに供給されるべき輝度電位の精度悪化を軽減でき且つサイズを小さくすることができる画像表示パネルドライバを提供する。
【解決手段】複数の階調電位を生成する階調電位生成部と、順次供給される画像データに基づいて当該複数の階調電位を順次選択するデコーダと、当該選択された階調電位に基づいて輝度電位を生成してこれを画像表示パネルに供給する駆動部と、当該画像データを構成する複数桁のビットのうちの少なくとも１つの桁のビットを制御ビットとして抽出する抽出部と、を含み、当該駆動部は当該輝度電位の高さを当該制御ビットに応じて調整する。 （もっと読む）

【課題】低コスト化と画質品質とが両立する表示装置を提供する。
【解決手段】表示装置は、画素回路と発光素子とで構成される画素をマトリクス状に形成した画素アレイ部と、画素回路を駆動する駆動回路とを有し、駆動回路は、１本の信号線に接続された複数個の画素回路の閾値補正動作を同じタイミングで完了させ、閾値補正動作が完了した後に、複数個の画素回路のそれぞれに対応した信号電位を信号線に印加し、信号電位の複数個の画素回路への書込みを、画素回路毎に、閾値補正動作の完了から異なる時間間隔を空けて順次行ない、閾値補正動作が完了した後であって信号電位のうち最初の信号電位を信号線に印加するより前に、複数個の画素回路の駆動トランジスタのゲート電極に閾値補正用の基準電位よりも低いリセット電位を印加するように、複数個の画素回路を駆動する。 （もっと読む）

【課題】トランジスタの閾値電圧のばらつきによる、発光素子の輝度のばらつきを抑制する。
【解決手段】半導体装置は、ｎチャネル型のトランジスタと、発光素子と、第１の配線と、第１の配線の電位を制御する機能を有する駆動回路と、第２の配線と、第１のスイッチと、第２のスイッチと、第３のスイッチと、第４のスイッチと、第１の容量素子と、第２の容量素子と、を有する。当該ｎチャネル型のトランジスタのソース及びドレインの一方は発光素子のアノードに接続される。駆動回路は第１配線の電位が発光素子のカソードの電位以下となるような期間を有するように第１の配線の電位を制御する。この構成により、閾値電圧のばらつきを見越してｎチャネル型のトランジスタのソースとゲート間に印加される電圧を補正し、ｎチャネル型のトランジスタのドレイン電流を補正することができる。そして、当該ドレイン電流を発光素子に供給することができる。 （もっと読む）

【課題】データ線における電位変動を抑え、電位変動による画質の劣化の少ない表示を行うことができるようにする。
【解決手段】複数の一対のデータ線のそれぞれに対して、一対のデータ線同士を短絡する短絡回路を設ける。画素に対して映像信号の書き込みを行う前に、一対のデータ線をハイインピーダンス状態とする。画素に対して前記映像信号の書き込みが行われる前に一旦、一対のデータ線同士を短絡回路によって短絡状態とし、一対のデータ線間の電位を正相の電位と逆相の電位との中間の電位にした後、短絡状態を解除して映像信号の書き込みを行う。 （もっと読む）

【課題】非選択期間においてノイズが少なく、且つトランジスタを常時オンすることのない半導体装置、シフトレジスタ回路を提供することを目的とする。
【解決手段】第１〜第４のトランジスタを設け、第１のトランジスタの、ソースとドレインのうち一方を第１の配線に接続し、他方を第２のトランジスタのゲート電極と接続し、ゲート電極を第５の配線に接続し、第２のトランジスタの、ソースとドレインのうち一方を第３の配線に接続し、他方を第６の配線に接続し、第３のトランジスタの、ソースとドレインのうち一方を第２の配線に接続し、他方を第２のトランジスタのゲート電極に接続し、ゲート電極を第４の配線に接続し、第４のトランジスタの、ソースとドレインのうち一方を第２の配線に接続し、他方を第６の配線に接続し、ゲート電極を第４の配線に接続する。 （もっと読む）

【課題】動画表示時における液晶分子の配向乱れを抑制し、残像の少ない動画表示を行うことができるようにする。
【解決手段】複数の画素を有し、映像信号に基づいて前記各画素の階調を変化させて画像を表示する表示部と、前記映像信号に基づいて、隣接する第１の画素および第２の画素の階調の変化を検出する検出部と、前記検出部の検出結果に基づいて、前記第１の画素および前記第２の画素のうちの１つの画素を所定期間、黒表示となるように制御する制御部とを備える。 （もっと読む）

【課題】焼き付きやフリッカーが発生しないようにする。
【解決手段】画素１１０の周辺には、ダミー画素１１１が設けられる。ダミー画素１１１が供える液晶素子１２０ｄの画素電極１１８ｄには、基準電圧より高位の第１電圧と低位の第２電圧とが時間をずらして印加される。画像を表示する画素１１０が備える液晶素子１２０に印加される正極性電圧の実効電圧と負極性電圧の実効電圧との比を、第１電圧が印加された時に第２対向電極１０９に流れた電流と第２電圧が印加された時に第２対向電極１０９に流れた電流とに基づいて変更する。 （もっと読む）

【課題】カラーウォッシュアウト（color washout）を改善する液晶ディスプレイパネルを提供する。
【解決手段】液晶ディスプレイパネルは、マトリクス状に配列される複数の画素｛Ｐ_ｎ，ｍ｝（ただしｎ＝１,２,…,Ｎ、ｍ＝１,２,…,Ｍ）を含む。各画素Ｐ_ｎ，ｍは、副画素電極を有する第１の副画素Ｐ_ｎ，ｍ（１）および第２の副画素Ｐ_ｎ，ｍ（２）を含む。画素に表示される画像のグレースケール値ｇはグレースケール電圧と関連し、グレースケール電圧が画素Ｐ_ｎ，ｍに印加されるとき、第１および第２の副画素の副画素電極に電位差ΔＶ₁₂（ｇ）が生じるように複数の画素｛Ｐ_ｎ，ｍ｝を配置する。該電位差ΔＶ₁₂（ｇ）は画素に表示される画像のグレースケール値ｇに伴って変化する。（ただしｇ＝０,１,２,…,Ｒであってｈビットで表現される画像の階調に対応し、ｈは０より大きい整数、Ｒ＝（２^h−１）である）。 （もっと読む）

【課題】画素の位置に応じて異なる駆動制御および異なる映像処理によらずに、走査方向に応じた階調ムラを視認されにくくすること。
【解決手段】電気光学装置は、２次元配置された複数の画素と、開状態又は閉状態になる右目右眼用の第１シャッターおよび左目用の第２シャッターを有する３Ｄ眼鏡における第１シャッターおよび第２シャッターの開閉の制御を行う制御手段と、複数の画素を第１方向に走査して一の画素群を選択する選択手段であって、第１シャッターおよび第２シャッターの双方が閉状態である第１期間ならびに第１シャッターおよび第２シャッターの少なくとも一方が開状態である第２期間の少なくとも一方の期間において、第１方向および第１方向と異なる第２方向の２方向に複数の画素を走査して一の画素群を選択する選択手段と、選択手段により選択されている一の画素群に対応する階調値を示す信号を、一の画素群に供給する供給手段とを有する。 （もっと読む）

【課題】経年変化があっても電気光学装置において焼き付きが発生しないようにする。
【解決手段】光センサー７１は、表示パネル１００の明るさを検出し、検出した明るさを表す信号Ｓａを出力する。Ａ／Ｄ変換回路５６には、コンデンサーにより信号Ｓａの直流成分がカットされた信号Ｓｂが供給される。走査制御回路５２には、信号Ｓｂをデジタル化した信号が入力される。走査制御回路５２は、信号Ｓｂの波高を測定する前に表示パネル１００の画素に印加するプリチャージの電圧を切り替える。走査制御回路５２は、信号Ｓｂをデジタル化した信号から信号Ｓｂの波高を測定し、測定を終了するとプリチャージの電圧を元に戻す。走査制御回路５２は、測定した信号Ｓｂの波高に基づいて画素が正極性電圧を保持している時の実効電圧と負極性電圧を保持している時の実効電圧を変更する。 （もっと読む）

【課題】消費電力が小さく抑えられ、出力される電位の振幅が小さくなるのを防ぐことができる、単極性のトランジスタを用いた半導体装置。
【解決手段】第１電位を有する第１配線、第２電位を有する第２配線、及び第３電位を有する第３配線と、極性が同じである第１トランジスタ及び第２トランジスタと、第１トランジスタ及び第２トランジスタのゲートに第１電位を与えるか、第１トランジスタ及び第２トランジスタのゲートに第３電位を与えるかを選択し、なおかつ、第１トランジスタ及び第２トランジスタのドレイン端子に、１電位を与えるか否かを選択する複数の第３トランジスタと、を有し、第１トランジスタのソース端子は、第２配線に接続され、第２トランジスタのソース端子は、第３配線に接続されている半導体装置。 （もっと読む）

【課題】右眼用画像および左眼用画像の表示にオーバードライブを適用した構成のもとで各画素に対する直流成分の印加を抑制する。
【解決手段】駆動回路４０は、各表示期間Ｐ内の単位期間Ｕ1と単位期間Ｕ2とで各画素ＰIXの液晶素子ＣLに対する印加電圧が逆極性となるように、各表示期間Ｐ内の単位期間Ｕ1および単位期間Ｕ2の各々にて指定階調に応じた電圧を各画素ＰIXに印加する。ＯＤ（オーバードライブ）制御部５４は、各表示期間Ｐにおいて、当該表示期間Ｐでの表示画像と直前の表示期間Ｐでの表示画像とに応じた補正量のオーバードライブを各表示期間Ｐの単位期間Ｕ1および単位期間Ｕ2の各々にて駆動回路４０に実行させる。 （もっと読む）

【課題】右眼用画像と左眼用画像との混在が観察者に知覚されることを抑制しながら表示画像の明度を向上させる。
【解決手段】複数の画素ＰIXは、複数の走査線３２と複数の信号線３４との各交差に対応して配置される。駆動回路４０は、右眼用画像ＧRと左眼用画像ＧLとを表示期間Ｐ毎に交互に複数の画素ＰIXに表示させる。ｇたいてきには、駆動回路４０は、各表示期間Ｐ内の準備期間ＳAにおいて走査線３２を順次に選択するとともに選択状態の走査線３２に対応する各画素ＰIXに所定階調Ｇ0（例えば黒階調）に対応する所定電位を供給し、各表示期間Ｐのうち準備期間ＳA内で最後の走査線３２の選択前に開始する駆動期間ＳBにおいて走査線３２を順次に選択するとともに選択状態の走査線３２に対応する各画素ＰIXに当該画素ＰIXの指定階調に応じた階調電位を供給する。 （もっと読む）

【課題】駆動用トランジスタの特性のばらつきに起因する、画素間における表示素子の輝
度ムラを抑えることができる表示装置の提案を課題とする。
【解決手段】駆動トランジスタと、スイッチと、表示素子と、を有し、前記駆動トランジ
スタは、ソース又はドレインが第１の配線に電気的に接続され、ゲートが第２の配線に電
気的に接続されている表示装置である。そして、前記トランジスタのソース又はドレイン
から前記表示素子への電流の供給を前記スイッチによって制御する。 （もっと読む）

【課題】トランジスタのリーク電流を低減し、論理回路の誤動作を抑制する。
【解決手段】チャネル形成層としての機能を有する酸化物半導体層を含み、チャネル幅１
μｍあたりのオフ電流が１×１０^−１３Ａ以下であるトランジスタを有し、入力信号とし
て、第１の信号、第２の信号、及びクロック信号である第３の信号が入力され、入力され
た第１の信号乃至第３の信号に応じて電圧状態が設定された第４の信号及び第５の信号を
出力信号として出力する構成とする。 （もっと読む）

【課題】 ＤＣバランスをとりつつ、局所的なコントラスト比の低下を軽減し、残像やちらつきを生じさせない電気泳動表示装置の駆動方法等を提供する。
【解決手段】 共通電極に駆動パルス信号に基づく電圧を印加し、複数の画素電極のそれぞれに駆動パルス信号の反転信号、又は正転信号に基づく電圧を印加し、表示部に表示される画像を書き換える部分駆動方式によって、表示部に第１の画像を第１色で表示させる画像表示工程（Ｓ１２）と、その後に部分駆動方式によって、表示部に第１の画像を第２色で表示させる画像消去工程（Ｓ１４）と、その後に表示部の全画素を中間色で表示させる第１予備表示工程（Ｓ２２）と、その後に表示部の全画素を第２色で表示させる第２予備表示工程（Ｓ２４）と、を含み、第２予備表示工程の後に、次の画像表示工程が実行される。 （もっと読む）

【課題】電流駆動能力がより小さなクロック信号生成回路を適用することが可能な半導体装置を提供する。
【解決手段】ｎチャネル型トランジスタで構成されるスイッチ及び論理回路を有し、スイッチは導通状態又は非導通状態がクロック信号によって選択され、論理回路は、ブートストラップ回路と、入力信号が入力される入力端子と、反転入力端子と、出力端子とを有し、高電源線と出力端子との接続を反転入力端子に入力される信号によって制御し、低電源線と出力端子との接続を入力端子に入力される信号によって制御することによって、入力信号がローレベル電位の場合には、ブートストラップ回路を用いて出力端子の電位を上昇させることにより出力端子から高電源電位を出力し、トランジスタは、チャネルが形成される半導体層と、半導体層を挟んで上下に設けられた一対のゲート電極とを有し、一対のゲート電極の他方はソースと接続される。 （もっと読む）

【課題】各画素内の正極性側画素回路部と負極性側画素回路部とが正常に動作しているか否かの検査が個別に行え、また、画素の検査時間を短縮する。
【解決手段】Ｔr1、Ｔr2をオン状態としてデータ線Ｄi+、Ｄi-を介して保持容量Ｃs1、Ｃs2にそれぞれ正極性検査信号、負極性検査信号を書き込む。続いて、検査制御信号用配線ＴＧに検査制御信号を印加して検査用トランジスタＴr9をオンにした状態で、ソースフォロワ・バッファ（Ｔr3,Ｔr7）及びトランジスタＴr5を含む正極性側画素回路部と、ソースフォロワ・バッファ（Ｔr4,Ｔr8）及びトランジスタＴr6を含む負極性側画素回路部とを順次にアクティブに制御して、保持容量Ｃs1に書き込まれた正極性検査信号と保持容量Ｃs2に書き込まれた負極性検査信号とを、正極性側画素回路部又は負極性側画素回路部と検査用トランジスタＴr9とを通して前記データ線Ｄi+に順次に読み出す。 （もっと読む）