【課題】一定水準のＥＳＲを具現しながら、同一容量の積層セラミック電子部品におけるＱ値の選択幅を広げる。
【解決手段】複数の誘電体層１１１が積層されたセラミック素体１１０と、セラミック素体１１０の内部に形成された第１及び第２内部電極１３１、１３２とを含み、第１及び第２内部電極１３１、１３２は、銅が８０から９９．９ｗｔ％、及び、ニッケルが０．１から２０ｗｔ％を含み、周波数が１０００ＭＨｚ以下である積層セラミック電子部品を形成する。 （もっと読む）

【課題】チップの密閉性を向上させることにより信頼性が改善された積層セラミック電子部品及びその製造方法に関する。
【解決手段】誘電体層を含み、誘電体層の積層方向に互いに対向する第１及び第２主面、第１及び第２主面を連結し、互いに対向する長さ方向の第３、第４側面及び幅方向の第５、第６断面を有するセラミック本体と、セラミック本体内で誘電体層を挟んで互いに対向するように配置される第１及び第２内部電極と、第５断面上に形成され、第１内部電極と電気的に連結された一つ以上の第１外部電極及び第６断面上に形成され、第２内部電極と電気的に連結された一つ以上の第２外部電極と、を含んでおり、第１及び第２外部電極は、導電性金属及びガラスを含み、平均厚さが３〜３０μｍであり、第１及び第２外部電極のうち少なくとも一つを厚さ方向に３等分したときに、中央部領域の面積に対してガラスが占める面積が３５〜８０％である。 （もっと読む）

【課題】セラミック電子部品の鉛フリー半田実装時の半田食われを防止する。
【解決手段】端子電極のＮｉ層にＬｉ、Ｎａ、Ｋ、Ｒｂ及びＣｓの少なくとも１種を２×１０^−８ｍｏｌ／ｇ以上７×１０^−６ｍｏｌ／ｇを添加することにより鉛フリー半田実装時の半田食われを防止する。さらに効果を顕著にするために、セラミック素体にＺｎを含ませる、あるいは、端子電極のＮｉ層の結晶配向（１１１）面の相対強度を１０−６５％の範囲に制御する、ことの少なくとも一つをなす。 （もっと読む）

【課題】めっき液の浸透を防止することでＩＲの低下を防止しながらも低いＥＳＬ特性を有するようにした積層セラミック電子部品及びその製造方法を提供する。
【解決手段】本発明による積層セラミック電子部品は、複数の誘電体層が積層されたセラミック素体と、前記セラミック素体内で前記複数の誘電体層の少なくとも一面に形成され、前記セラミック素体の一面から露出するように延設された第１及び第２リード部をそれぞれ有する第１及び第２内部電極と、前記セラミック素体の一面に形成され、前記第１及び第２リード部の露出部により前記第１及び第２内部電極とそれぞれ電気的に接続される第１及び第２外部電極とを含み、前記第１又は第２外部電極の幅に対する前記第１又は第２リード部の幅の比が１０〜８５％である。 （もっと読む）

【課題】デラミネーション及びＢＤＶの低下を防止しながらも低いＥＳＬ特性を有するようにした積層セラミック電子部品及びその製造方法を提供する。
【解決手段】本発明による積層セラミック電子部品は、複数の誘電体層が積層されたセラミック素体と、前記セラミック素体内で前記複数の誘電体層の少なくとも一面に形成される本体部、及び前記本体部の一面で前記セラミック素体の一面から露出するように延設された第１及び第２リード部をそれぞれ含む第１及び第２内部電極とを含み、前記本体部と前記第１及び第２リード部の内側連結部が曲面に形成され、前記連結部の曲率半径が３０〜１００μｍである。 （もっと読む）

【課題】本発明は、積層セラミック電子部品及びその製造方法に関する。
【解決手段】本発明は、誘電体層を含むセラミック本体と、上記セラミック本体内で上記誘電体層を介して対向するように配置される第１及び第２の内部電極と、上記第１及び第２の内部電極と電気的に連結された第１の外部電極及び当該第１の外部電極上に形成された第２の外部電極と、を含み、上記第１及び第２の外部電極は導電性金属とガラスとを含み、上記第２の外部電極を厚さ方向に３等分するとき、中央部領域の面積に対して上記ガラスが占める面積が３０〜８０％である積層セラミック電子部品及びその製造方法を提供する。
本発明によると、チップの密閉性を向上させることにより信頼性が改善された積層セラミック電子部品の具現が可能となる。 （もっと読む）

【課題】 実装面積をより小さくすることができ、かつ、耐振動性を向上させることが可能な４端子型セラミックコンデンサを提供する。
【解決手段】 ４端子型セラミックコンデンサ１は、直方体状のセラミックコンデンサ部１０と、対向する側面１０ａ，１０ｂに形成された一対の電極２０，２１と、一対の電極２０，２１それぞれに接続されたヘアピン状のリード線３０，３１とを備える。リード線３０（３１）は、側面１０ａ（１０ｂ）の長手方向に伸びる一対の直線部３０ａ，３０ｂ（３１ａ，３１ｂ）と、該一対の直線部３０ａ，３０ｂ（３１ａ，３１ｂ）の端部同士を滑らかに接続する湾曲部３０ｃ（３１ｃ）とを含む。一方の直線部３０ａ（３１ａ）は電極２０（２１）に接続され、他方の直線部３０ｂ（３１ｂ）は電極２０（２１）と離間して設けられ、湾曲部３０ｃ（３１ｃ）は、平面視した場合に、側面１０ａ（１０ｂ）に対して垂直な方向に伸びる。 （もっと読む）

【課題】本発明は積層セラミックキャパシタに関する。
【解決手段】本発明による積層セラミックキャパシタは、複数の誘電体層が積層されたセラミック素体と、上記複数の誘電体層に形成される複数の内部電極と、上記内部電極が形成されない誘電体層のマージン部に形成され、気孔率が１０％以下であるマージン部誘電体層と、上記セラミック素体の外表面に形成される外部電極とを含んでよい。 （もっと読む）

【課題】信頼性の高い高圧・高容量の積層セラミック電子部品を提供する。
【解決手段】セラミック本体１０と、ギャップによって離隔して配置された導電パターンを含む第１の層と、当該第１の層とセラミック層を挟んで配置され上記導電パターンと重なる重なり部を有するフローティングパターンを含む第２の層と、を含み、上記第１の層の数と上記第２の層の数との和は１００以上であり、上記セラミック本体の外部面には第１及び第２の外部電極が形成され、上記第１及び第２の外部電極２１，２２を連結して延びる長さ方向と上記第１の層及び上記第２の層を積層する積層方向によって形成される平面において、上記セラミック本体の長さに対する上記フローティングパターンの長さの比は０．７〜０．９であり、上記フローティングパターンの長さに対する上記重なり部の長さの比は０．５〜０．９５以下であることを特徴とする。 （もっと読む）

【課題】本発明は、積層セラミックキャパシタ及びその製造方法に関する。
【解決手段】本発明は、誘電体層と内部電極が積層されたキャパシタ本体と、前記キャパシタ本体の表面に形成された外部電極と、めっき層と、前記外部電極とめっき層との間に無電解めっき層と、を含む積層セラミックキャパシタ及びその製造方法に関する。本発明の実施例によると、外部電極にめっき層を形成する前に、無電解めっき層を形成することにより、外部電極にニッケルのようなめっき層を形成する場合、不めっき不良を解決することができる。従って、ニッケルなどの不めっきによる実装の際のはんだ付け不良問題を解決することができ、高信頼性を有する積層セラミックキャパシタを提供することができる。 （もっと読む）

【課題】チップ型電子部品が外部から受ける応力を緩和して、チップ型電子部品に発生するクラックを抑制すること。
【解決手段】チップ型電子部品１０は、誘電体を含むセラミック素体１１と、セラミック素体１１の内部に配置され、かつ、セラミック素体１１の表面に一部が露出する内部電極１７、１８と、セラミック素体１１の表面に配置された端子電極２０、３０と、を含む。端子電極２０、３０は、第１の導電性材料と第１の樹脂とを含み、かつセラミック素体１１の内部電極１７、１８が露出する端面１３、１４に配置される第１の樹脂層２１、３１と、第２の樹脂を含むとともに、第１の樹脂層２１、３１の少なくとも一部と接触し、かつ第１の樹脂層２１、３１よりもヤング率が低い第２の樹脂層２２、３２と、を含む。 （もっと読む）

【課題】はんだ接合部の信頼性を高めた低コストなセラミック電子部品及びその製造方法を提供する。
【解決手段】端面にはんだ接合部を有し、そのはんだ接合部がセラミック素体上に設けられた銅層１１と、その銅層１１上に設けられたＣｕＮｉＳｎ金属間化合物層１２と、その金属間化合物層１２上に設けられたＳｎＡｇＣｕＮｉＧｅの５元系はんだ層１３とを有するように構成して上記課題を解決した。そのＣｕＮｉＳｎ金属間化合物層１２は、はんだ食われのバリア層となって銅層１１のはんだ食われを防ぐので、セラミック電子部品１０をプリント基板の銅ランド等にはんだ実装する際に、従来そのはんだ実装時にも起こる銅層１１のはんだ食われが抑制でき、セラミック素体１の銅層１１が十分に確保されて信頼性を高めることができる。 （もっと読む）

【課題】回路設計において高い自由度を得つつ、鳴きを低減することができる実装構造を提供することである。
【解決手段】電子部品１０が回路基板５０上に実装されている実装構造１。ランド５４ａ，５４ｂは、基板本体５２上に設けられ、外部電極１２ａ，１２ｂのそれぞれとはんだ６０ａ，６０ｂにより接続されている。ランド電極５４ａ，５４ｂからはんだ６０ａ，６０ｂの頂上までの高さＨ１は、ランド電極５４ａ，５４ｂから回路基板５０の最も近くに位置するコンデンサ導体３２ｄが端面Ｓ３から露出している部分までの高さＨ２の１．２７倍以下である。 （もっと読む）

【課題】低コストで且つ生産性に優れると共に、狭隣接高密度実装を可能とする電子部品を提供すること。
【解決手段】電子部品１は、素体２と、外部電極３，４と、絶縁性樹脂コーティング層２１と、を備えている。素体２は、互いに対向する一対の端面２ａ，２ｂと、一対の端面２ａ，２ｂ間を連結するように伸び且つ互いに対向する一対の主面２ｃ，２ｄと、一対の主面２ｃ，２ｄを連結するように伸び且つ互いに対向する一対の側面２ｅ，２ｆと、を有している。外部電極３，４は、主面２ｃ，２ｄの一部及び／又は側面２ｅ，２ｆの一部を少なくとも覆うように形成されると共に、Ｓｎ又はＳｎ合金からなるめっき層を有している。絶縁性樹脂コーティング層２１は、外部電極３，４における側面２ｅ，２ｆを覆うように形成された部分を少なくとも覆っている。 （もっと読む）

【課題】本発明は、誘電体層と内部電極との接着力に優れた積層セラミック電子部品に関する。
【解決手段】本発明は、誘電体層を含むセラミック本体と、当該セラミック本体内で当該誘電体層を介して対向配置される内部電極と、を含み、上記誘電体層の平均厚さをｔｄ、上記内部電極の平均厚さをｔｅとすると、０．１μｍ≦ｔｅ≦０．５μｍであり、（ｔｄ＋ｔｅ）／ｔｅ≦２．５を満足し、上記内部電極の中心線平均粗さをＲａ、十点平均粗さをＲｚとすると、５ｎｍ≦Ｒａ≦３０ｎｍ、１５０ｎｍ≦Ｒｚ≦ｔｄ／２及び８≦Ｒｚ／Ｒａ≦２０を満足する積層セラミック電子部品を提供する。本発明によると、誘電体層と内部電極との接着力及び耐電圧特性が向上して信頼性に優れた大容量積層セラミック電子部品の具現が可能となる。 （もっと読む）

【課題】本発明は、積層セラミックキャパシタに関する。
【解決手段】本発明の一実施形態による積層セラミックキャパシタは、セラミック素体と、上記セラミック素体の内部に形成され、上記セラミック素体の第１面及び上記第１面と連結された第３面または第４面に露出し、上記第１面に露出した領域のうち一部が互いに重なる引出し部を有する第１及び第２内部電極と、上記セラミック素体の第１面及び上記第１面から延長されて上記第１面と連結された第３面または第４面に形成され、上記引出し部と夫々連結される第１及び第２外部電極と、上記セラミック素体の第１面、上記第１面と連結された第３面及び第４面に形成される絶縁層と、を含む。 （もっと読む）

【課題】現状では、銀ペーストの変わる銅導電性ペーストが開発されているが、接着強度に問題がある。接着強度が強く、特に、フェライトコアーの外部電極として使用できる銅導電性ペーストの提供。
【解決手段】微細銅粉を主体とし、金属或はこれ等の酸化物、ガラスフリット、ビビクルで構成された銅導電性ペーストに、更に、多くの気孔率を有する炭化珪素及び多孔質セラミックス等を添加することで、微細銅粉との、結合を強め銅導電性ペーストとして素子との密着強度を向上させる。 （もっと読む）