【課題】本発明は、小型化や薄型化が進む積層バリスタ部品において、バリスタ層中の酸化ビスマスなど含有成分が焼成過程にて蒸発することにより、バリスタ特性と信頼性の低下を引き起こす場合がある。
【解決手段】本発明のバリスタ内蔵セラミック基板８は、少なくとも酸化亜鉛と、酸化ビスマスと、酸化マンガンを含むバリスタ層２と、バリスタ層２を挟み込むように形成された一対の内部導体４とバリスタ層２の片面もしくは両面に設けられた第一のセラミック基板１とを有するバリスタ内蔵セラミック基板８において、前記第一のセラミック基板１は副成分として酸化マンガン、酸化ビスマス及び酸化ニオブを含む。 （もっと読む）

【課題】サーミスタの取付構造において取付作業を簡素化する。
【解決手段】単電池群１０には、複数の単電池１１の並び方向に沿って配置されるとともに、単電池１１の並び方向に延びて配される導電路３２が形成された本体部３１を有するフレキシブルプリント基板３０が配される。フレキシブルプリント基板３０には、導電路３２Ａの一方の端末から連なり、隣り合う単電池１１の間に導入される導入線部３４と、導入線部３４に実装されたサーミスタ３５とを備える導入片３３が、本体部３１と一体的に設けられている。本発明のサーミスタ３５の取付構造においては、導入片３３を隣り合う単電池１１の間に挿入することにより、サーミスタ３５が単電池群１０に取り付けられる。 （もっと読む）

【課題】 内部電極層とセラミック層との間での剥離を抑制できる電子部品を提供する。
【解決手段】 セラミック層５と、金属７ａとセラミック粒子７ｂとを含む内部電極層７とが交互に複数積層されてなる電子部品本体１を具備する電子部品であって、平面視したとき、前記セラミック粒子７ｂが前記内部電極層７の周辺領域７Ｂよりも中央領域７Ａに多く存在している。 （もっと読む）

【課題】正特性サーミスタ本来の機能に加えて、ダイオードとしての機能をも備える、正特性サーミスタを提供する。
【解決手段】正の温度係数を有するサーミスタ特性を示す半導体セラミックからなるサーミスタ素体２と、サーミスタ素体２の各端部にそれぞれ互いに対向するように形成される第１および第２の電極３および４と、を備える、正特性サーミスタ１において、第１の電極３は、サーミスタ素体２に対してオーミック性を有し、他方、第２の電極４は、サーミスタ素体２に対して非オーミック性を有する。第１および第２の電極３および４間に順方向電圧を印加するときには、通常の正特性サーミスタのような抵抗−温度特性が得られ、逆方向電圧を印加するときには、ダイオードと正特性サーミスタとを合わせたような抵抗−温度特性が得られる。 （もっと読む）

【課題】電圧非直線特性を良好に維持しつつ、低静電容量化を確実に図ることが可能なバリスタを提供すること。
【解決手段】積層チップバリスタ１は、電圧非直線特性を発現する半導体セラミックからなるバリスタ素体３と、バリスタ素体３の一部の領域を挟むようにバリスタ素体３内に配置された複数の内部電極２１，２３と、バリスタ素体３の表面に配置されると共に、対応する内部電極２１，２３に接続された複数の外部電極４，５と、を備えている。外部電極４，５は、バリスタ素体３の表面にアルカリ金属を含む導電性ペーストＣＰ１を付与して焼き付けることにより形成された第一電極層４ａ，５ａを有している。バリスタ素体３は、導電性ペーストＣＰ１に含まれるアルカリ金属がバリスタ素体３の表面と第一電極層４ａ，５ａとの界面からバリスタ素体３内に拡散することにより形成された高抵抗領域３１を有している。 （もっと読む）

【課題】内部電極の露出部にめっき膜を析出させるにあたって、より確実なめっき成長を実現するため、いずれの内部電極も存在しない外層部にダミー導体を形成したとき、積層セラミック電子部品の信頼性、たとえばＢＤＶが低下することがあった。
【解決手段】高さ方向に沿って２枚以上の外層ダミー導体７を所定間隔で連続的に配置することにより、複数の外層ダミー群３１を形成する。外層ダミー群３１内における外層ダミー導体７同士の間隔をｄ、外層ダミー群３１同士の間隔をｇ、としたとき、ｇがｄより大きくなるようにする。これによって、めっき析出ポイントを確保しつつ、外層ダミー群３１同士の間隔を遠ざけることにより、外層ダミー導体７による内部電極３，４の押圧を緩和することができ、局所的に内部電極間距離が短くなることを防止でき、ＢＤＶの低下を防止できる。 （もっと読む）

【課題】優れた機械的強度を有するポリマー避雷器を提供する。
【解決手段】実施形態のポリマー避雷器１０は、非直線抵抗体２０の一方の端面に積層配置され、周面にネジ部３１を有する複数の異径貫通孔３２を備える金属電極３０と、非直線抵抗体２０の他方の端面に積層配置され、金属電極３０の異径貫通孔３２に対応する位置に形成された、複数の異径貫通孔４１を備える金属電極４０とを備える。金属電極３０のネジ部３１に螺合し、異径貫通孔７２を有する締付用金具７０と、両端部が円錐台状に形成された絶縁ロッド５０と、２分割構造で構成され、絶縁ロッド５０の端部５２を包囲し、締付用金具７０の異径貫通孔内に収容される固定金具８０と、２分割構造で構成され、絶縁ロッドの端部５３を包囲し、金属電極４０の異径貫通孔内に収容される固定金具９０と、周囲をモールドして形成された絶縁外皮６０とを備える。 （もっと読む）

【課題】 非焼成で安定したサーミスタ特性が得られ、さらに耐熱性に優れたサーミスタ材料、温度センサおよびその製造方法を提供すること。
【解決手段】 サーミスタ材料が、ＨｆとＡｌとＮとからなる窒化物で形成され、抵抗率が１〜１００００Ωｃｍ、Ｂ定数が２０００Ｋ以上である。特に、Ｈｆ−Ａｌ−Ｎの三成分系状態図で、Ｈｆ：Ａｌ：Ｎの組成比が原子％で、１３．１：２１．９：６５．０（Ａ点）、２０．６：１９．９：５９．５（Ｂ点）、２８．６：１２．４：５８．９（Ｃ点）、４３．４：０．１：５６．４（Ｄ点）、３７．１：０．５：６２．４（Ｅ点）、２３．６：１１．９：６４．５（Ｆ点）であるＡ点〜Ｆ点で囲まれる範囲にある。 （もっと読む）

【課題】フラックスが付着しても抵抗値が減少しにくく、所望の特性が得られるチップＰＴＣサーミスタを提供する。
【解決手段】チップＰＴＣサーミスタ１は、直方体状のセラミック素体２と、セラミック素体２の端面５、６に形成されている第１の外部電極１３、１４と、第１の外部電極１３、１４の表面と、セラミック素体２の側面３、４の一部と、を覆うように形成されている第２の外部電極１５、１６と、を備え、セラミック素体２は、端面５、６とそれぞれ接する２つの外側領域２ｂ、２ｃと、２つの外側領域２ｂ、２ｃに挟まれている内側領域２ａと、を有し、外側領域２ｂ、２ｃの抵抗率が内側領域２ａの抵抗率よりも高いことを特徴とする。 （もっと読む）

【課題】複雑な製造工程を必要とせずに低抵抗および高耐電圧を高水準で両立可能な積層型ＰＴＣサーミスタを提供すること。
【解決手段】半導体セラミック層２と内部電極層３とが交互に積層されている素子本体１０と、内部電極層３と電気的に接続され、素子本体１０の相互に向き合う両端面１０ｄにそれぞれ設けられている外部端子電極４と、を備える積層型ＰＴＣサーミスタである。素子本体１０の側面にはガラス膜５が形成され、かつ素子本体１０の実装基板側の少なくとも１つの側面１０ｂに放熱用端子電極６が設けられている。 （もっと読む）

【課題】セラミック素体内部へ水分が浸入しにくく、かつ、外部からの熱的応力や機械的応力を緩和してセラミック素体へのクラックの発生を防止できるセラミック電子部品、セラミック電子部品の実装構造、およびセラミック電子部品の製造方法を提供する。
【解決手段】セラミック電子部品１０は、リフロー工法によって、ランド４２を有する実装基板４０の上にはんだ実装される。ここで、セラミック電子部品１０は、外部電極３０，３２の回り込み部３０ｂ、３２ｂにおいて、下地層３４の表面に露出したガラス粒子３５が、めっき層３６を貫通して外部電極３０，３２の外表面に露出しているが、ガラス粒子３５は、はんだ濡れが悪く、リフローの際に、はんだ４４内に空隙４６が形成される。すなわち、外部電極３０，３２の外表面にガラス粒子３５が露出した部分において、はんだ４４内に空隙４６が形成されている。 （もっと読む）

【課題】抵抗値の調整を容易に行うことができるチップサーミスタを提供すること。
【解決手段】チップサーミスタ１は、金属酸化物を主成分とするセラミックスからなるサーミスタ部７と、金属とガラス成分とを含み且つサーミスタ部７を挟むようにサーミスタ部７の両側に配置されてサーミスタ部７と接続されている一対の導体部９と、を備えている。サーミスタ部７と一対の導体部９とは、一対の導体部９の対向方向に直交する断面形状が一対の導体部９の対向方向にわたって同じである。 （もっと読む）

【課題】内部電極を備えることなく、ＥＳＤ耐量を良好に維持しつつ、低静電容量化を図ることが可能なチップバリスタを提供すること。
【解決手段】素体３は、バリスタ部７と、一対の端面の対向方向に直交する方向にバリスタ部７を挟んで位置される支持部９と、を有している。バリスタ部７は、ＺｎＯを主成分とする焼結体からなり、端子電極に接続されるように一対の端面間にわたって延び、電圧非直線特性を発現する。支持部９は、ＺｎＯを主成分とする焼結体からなり、端子電極に接続されるように一対の端面間にわたって延びている。バリスタ部７は、アルカリ金属、Ａｇ、及びＣｕからなる群より選ばれる少なくとも一種の元素が存在する第一領域８ａと、一対の端面間にわたって延びる且つアルカリ金属、Ａｇ、及びＣｕからなる群より選ばれる元素が存在しない第二領域８ｂと、を含んでいる。 （もっと読む）

【課題】内部電極を備えることなく、ＥＳＤ耐量を良好に維持しつつ、低静電容量化を図ることが可能なチップバリスタを提供すること。
【解決手段】バリスタ部７は、ＺｎＯを主成分とする焼結体からなり、電圧非直線特性を発現する。複数の導電部９は、ＺｎＯを主成分とする焼結体からなると共にバリスタ部７を挟んで配置され、バリスタ部７に接続される主面９ａと主面９ａに対向する主面９ｂとをそれぞれ有する。複数の端子電極５は、複数の導電部９の主面９ｂに接続される。バリスタ部７は、アルカリ金属が存在する第一領域８ａと、複数の導電部９の第一主面９ａ間にわたって延びる且つアルカリ金属が存在しない第二領域８ｂと、を含んでいる。導電部９は、アルカリ金属が存在する第一領域１０ａと、主面９ａと主面９ｂとの間にわたって延びる且つアルカリ金属が存在しない第二領域１０ｂと、を含んでいる。 （もっと読む）

【課題】内部電極を備えることなく、ＥＳＤ耐量を良好に維持しつつ、低静電容量化を図ることが可能なチップバリスタを提供すること。
【解決手段】素体３は、バリスタ部７と支持部９とを有している。バリスタ部７は、ＺｎＯを主成分とし且つ副成分として希土類金属及びＣｏが含有する焼結体からなり、端子電極５に接続されるように素体３の一対の端面３ａ，３ｂ間にわたって延び、電圧非直線特性を発現する。支持部９は、ＺｎＯを主成分とし且つ副成分としてＳｒ、Ｚｒ、及びＣｏを含有する焼結体からなり、端子電極５に接続されるように素体３の一対の端面３ａ，３ｂ間にわたって延びている。バリスタ部７と支持部９とは、素体３の一対の端面３ａ，３ｂ間にわたって延び且つ互いに接続される主面７ａ，７ｂ，９ａ，９ｂを含んでいる。 （もっと読む）

【課題】内部電極を備えることなく、ＥＳＤ耐量を良好に維持しつつ、静電容量にばらつきが生じるのを抑制することが可能なチップバリスタを提供すること。
【解決手段】チップバリスタ１は、複数の端子電極５と、バリスタ部７と、複数の導電部９と、を備えている。バリスタ部７は、ＺｎＯを主成分とする焼結体からなり、電圧非直線特性を発現する。複数の導電部９は、バリスタ部７を挟んで配置され、バリスタ部７に接続される主面９ａと主面９ａに対向する主面９ｂとをそれぞれ有する。複数の端子電極５は、複数の導電部９の主面９ｂに接続される。 （もっと読む）

【課題】内部電極と外部電極との接合強度を高めると共に、緻密な外部電極を得るセラミック電子部品を提供する。
【解決手段】本発明のセラミック電子部品は、セラミック素体と、前記セラミック素体の内部に設けられ、少なくともＰｄを含む内部電極と、前記セラミック素体の端面に設けられ、金属成分として少なくともＣｕとＡｇとを含むと共に、ガラス成分として結晶化ガラスを一種類以上含み、前記内部電極と導通する一対の外部電極とを有し、前記外部電極は、軟化点Ｔｓが焼付温度よりも高い結晶化ガラスを５０％以上含有する。 （もっと読む）

【課題】 基板等へのはんだ付けを行った後でも、十分な耐食性を発揮することができるセラミック電子部品を提供すること。
【解決手段】 好適な実施形態のセラミック電子部品は、セラミック素体と、セラミック素体の端面に設けられた端子電極とを備え、端子電極は、Ｓｎを含有するＳｎ層及びＮｉを含有するＮｉ層を備えており、且つ、Ｓｎ層及びＮｉ層のうちの少なくとも一方の層が、Ｍｇ、Ｃａ、Ｓｒ及びＢａからなる群より選ばれる少なくとも１種の元素を５〜２０００ｐｐｍ含有している。 （もっと読む）

【課題】内部電極と外部電極との接合強度を高めると共に、緻密な外部電極を得るセラミック電子部品を提供する。
【解決手段】本発明のセラミック電子部品は、セラミック素体と、セラミック素体の内部に設けられる内部電極と、セラミック素体の端面に設けられ、内部電極と導通する一対の外部電極とを有し、内部電極は、少なくともＰｄを含むと共に、外部電極は、金属成分としてＡｇおよびＰｄを含むと共に、ガラス成分として結晶化ガラスとを含み、セラミック素体の端面に、外部電極に含まれる金属成分を形成するための金属粉末と外部電極に含まれるガラス成分を形成するためのガラス粉末とを含む導電性ペーストを塗布して形成され、金属成分の割合ａと、結晶化ガラスおよび空隙の割合ｂとが、内部電極との接合部分における断面の面積比で、下記式（１）、（２）を満たす。
８６％≦ａ≦９７％・・・（１）
３％≦ｂ≦１４％・・・（２） （もっと読む）

【課題】高温動作のためのＺｎＯサージ防止素子を提供する。
【解決手段】本ＺｎＯサージ防止素子のＺｎＯ粒子間の粒子境界層は、全粒子境界層の１０〜８５モル％を占めるＢａＴｉＯ₃系正温度係数サーミスタ材料を含有し、動作温度が上昇する時、該粒子境界層の正温度係数サーミスタ材料の抵抗は急激に増加して、該粒子境界層内の別の成分の温度上昇による抵抗減少を補うか又は部分的に補うことで、ＺｎＯサージ防止素子の該粒子境界層の抵抗を温度に依存しないようにする。従って、本ＺｎＯサージ防止素子は最大動作温度が１２５℃より高い、或いは１５０℃を超える動作に適している。 （もっと読む）