【課題】正特性サーミスタ本来の機能に加えて、ダイオードとしての機能をも備える、正特性サーミスタを提供する。
【解決手段】正の温度係数を有するサーミスタ特性を示す半導体セラミックからなるサーミスタ素体２と、サーミスタ素体２の各端部にそれぞれ互いに対向するように形成される第１および第２の電極３および４と、を備える、正特性サーミスタ１において、第１の電極３は、サーミスタ素体２に対してオーミック性を有し、他方、第２の電極４は、サーミスタ素体２に対して非オーミック性を有する。第１および第２の電極３および４間に順方向電圧を印加するときには、通常の正特性サーミスタのような抵抗−温度特性が得られ、逆方向電圧を印加するときには、ダイオードと正特性サーミスタとを合わせたような抵抗−温度特性が得られる。 （もっと読む）

【課題】長時間通電してもサーミスタ特性を損なうことなく抵抗値の経時劣化を抑制できる信頼性の良好な非鉛系の正特性サーミスタを実現する。
【解決手段】正特性サーミスタは、実質的に鉛を含まない非鉛系の半導体セラミックを部品素体１とし、該部品素体１の両端部に外部電極２ａ、２ｂが形成されている。半導体セラミックは、ＢａＴｉＯ_３系組成物を主成分とし、Ｂａの一部が、アルカリ金属及びＢｉで置換されている。半導体セラミックの理論焼結密度に対する実測焼結密度が、７０〜９０％である。半導体セラミックは、前記Ｂａの一部が希土類元素で置換されているのも好ましく、アルカリ金属は、Ｎａ、Ｋ、及びＬｉのうちの少なくとも１種を使用することができる。 （もっと読む）

【課題】 簡易な製造工程で作製可能であると共に薄い電極膜でも電極線溶接のサーミスタへの影響を抑制でき、所望のサーミスタ特性が得られるサーミスタ素子およびその製造方法を提供すること。
【解決手段】 チップ状のサーミスタ用金属酸化物焼結体２と、該サーミスタ用金属酸化物焼結体２に形成された一対の電極膜３と、一対の電極膜３に接合された一対の電極線４とを備え、一対の電極線４が、少なくとも先端部に板状に拡がった板状部４ａを有し、該板状部４ａの中央部で電極膜３と溶接されている。 （もっと読む）

【課題】白金を含む電極線を有する未焼成サーミスタ素子を白金を含む支持体上に載置して焼成する工程を備える場合に、電極線と支持体との融着が防止されたサーミスタ素子の製造方法を提供する。
【解決手段】白金を含む電極線２１と電極線２１の一部が埋設されたセラミック粉末プレス体２２とを有する未焼成サーミスタ素子２０を焼成してサーミスタ素子を得るサーミスタ素子の製造方法において、支持体１１上に未焼成素子２０を載置して焼成する工程を備え、支持体１１は、白金を含む金属からなる本体部１１０と、本体部１１０のうちの少なくとも未焼成素子２０が載置される表面に、セラミック粉末プレス体２２を構成するセラミックスと実質的に同じセラミックスが焼き付けられてなるコート層１１１を有する。 （もっと読む）

【課題】耐電圧が高く、かつ動作時間を短い積層正特性サーミスタを提供する。
【解決手段】第１及び第２の外部電極のそれぞれに電気的に接続されるように形成されており、少なくともその一部がセラミック層を挟んで互いに重なり合った状態で形成された第１の内部電極及び第２の内部電極と、を有する積層正特性サーミスタであって、第１の内部電極及び前記第２の内部電極との組み合わせが、セラミック素体の厚み方向の最外層側から、順に、第１のグループと、第２のグループと、第３のグループと、からなり、第２のグループでは、第１の内部電極層及び第２の内部電極層により、サーミスタとして機能するサーミスタ有効部が形成され、第１のグループ及び第３のグループでは、第１の内部電極層及び第２の内部電極層のいずれか一方が形成されることで、サーミスタとして機能しないサーミスタ無効部が形成されている。 （もっと読む）

【課題】 マザー基板から各電子部品への切断工程を不要とし、生産性の向上をはかった電子部品の製造方法に関する。
【解決手段】 本発明の電子部品の製造方法は、焼成により消失する消失層２を準備する消失層準備工程と、消失層上に、電子部品を形成するための、未焼成チップ７を、間隔をあけて複数個形成する未焼成チップ形成工程と、消失層上に形成された複数個の未焼成チップ７を、消失層２とともに所定のプロファイルで焼成し、消失層２を消失させるとともに、複数個の分離した焼成済チップ８を得る焼成工程とを有するようにした。 （もっと読む）

【課題】非直線抵抗特性に優れた電流−電圧非直線抵抗体およびその製造方法を提供する。
【解決手段】電流−電圧非直線抵抗体１０は、酸化亜鉛を主成分とし、副成分として少なくともビスマス（Ｂｉ）、アンチモン（Ｓｂ）を含んだ混合物の焼結体２０を備える。また、電流−電圧非直線抵抗体１０における焼結体２０は、焼結体２０の所定の断面における、焼結体２０の微細構造を主に構成する各酸化亜鉛粒子２１の断面において、断面に亘って最長となる最長直線の長さ（Ｌ）と、この最長直線の中点で直交し、断面に亘る直交直線の長さ（Ｓ）との比（Ｓ／Ｌ）を平均した値が０．６６以上となるように構成されている。 （もっと読む）

【課題】シートアタックの発生を抑制すると共に、乾燥後のペースト層の通気抵抗を低くすることが可能な積層電子部品の製造方法を提供すること。
【解決手段】積層電子部品の製造方法は、支持体上に載置されたセラミックグリーンシート上に形成された電極ペースト層を遠赤外線ヒータによる遠赤外線の放射により乾燥させる第１の乾燥工程（ゾーンＩ）と、第１の乾燥工程の後に、電極ペースト層を熱風により第１の乾燥工程における雰囲気温度よりも高い雰囲気温度にて乾燥させる第２の乾燥工程（ゾーンＩＩ）と、支持体、セラミックグリーンシート、及び電極ペースト層を冷却する冷却工程（ゾーンＩＩＩ）と、を備えている。 （もっと読む）

【課題】 ＢａＴｉＯ_３のＢａの一部がＢｉ−Ｎａで置換され、結晶粒界にＰ型半導体を有する半導体磁器組成物に関して、室温抵抗率が5０Ω・ｃｍ以下と低く、且つジャンプ特性に優れた半導体磁器組成物を提供することを目的とする。
【解決手段】 （ＢａＲ）ＴｉＯ_３（但しＲは希土類元素のうち少なくとも一種）仮焼粉又はＢａ（ＴｉＭ）Ｏ_３（但しＭはＮｂ、Ｓｂのうち少なくとも一種）仮焼粉からなるＢＴ仮焼粉と（ＢｉＮａ）ＴｉＯ_３仮焼粉からなるＢＮＴ仮焼粉とを別々に用意し、該ＢＴ仮焼粉と該ＢＮＴ仮焼粉とを混合した混合仮焼粉から成形体を作製し、該成形体を１ｖｏｌ％以下の酸素濃度中で焼結して焼結体とし、さらに該焼結体を水素含有雰囲気中で熱処理する半導体磁器組成物の製造方法である。 （もっと読む）

【課題】 サーミスタ素子の製造方法及びサーミスタ素子において、高い寸法精度で抵抗値ばらつきを抑制することができ、クラック、切れ目又は反りを生じ難くすること。
【解決手段】 サーミスタ用金属酸化物焼結体と、該サーミスタ用金属酸化物焼結体に接続された複数のリード線と、を有するサーミスタ素子の製造方法であって、金属酸化物からなるサーミスタ原料粉末と有機バインダー粉と溶剤とを混合して混練することで坏土とする工程と、成型体用金型１３によって坏土を押出成型して複数の貫通孔を有したロッド状グリーン成型体を形成する工程と、ロッド状グリーン成型体を乾燥させてロッド状乾燥成型体とする工程と、ロッド状乾燥成型体を所定長さに切断して貫通孔を有する切断成型体とする工程と、切断成型体の貫通孔にリード線を挿入してこの状態で焼成を行うことで、切断成型体をサーミスタ用金属酸化物焼結体とする工程と、を有している。 （もっと読む）

【課題】 限流素子の故障により発生したアークでもって上部端子電極が溶解・ガス化することを抑制する。
【解決手段】 非直線性の電流電圧特性を有する限流素子１１を一対の端子電極１２，１３間に挟み込んで限流素子１１および端子電極１２，１３を同軸上に配列させて絶縁外被体１５で被覆した避雷装置であって、電線側端子となる一方の端子電極１２と限流素子１１との間に、重金属製のスペーサ１８を介在させる。 （もっと読む）

【課題】低バリスタ電圧化、低静電容量化を実現しかつＥＳＤ耐性に優れ、高周波伝送回路の用途に適したバリスタを提供することを目的とする。
【解決手段】ＺｎＯを主成分とし、一般式（１−ｘ）ＺｎＯ＋ｘ〔Ｓｒ_1-yＭ_y〕_1-ａ〔Ｃｏ_1-zＣｒ_z〕_1+ａＯ₃で表した時、ＭはＣａおよびＢａの少なくとも１種であり、ｘ、ｙ、ｚおよびａはモル比を表し、０．０００５≦ｘ≦０．１０、０≦ｙ≦０．８、０≦ｚ≦０．８および−０．１≦ａ≦０．２である電圧非直線性抵抗体組成物であり、これにより、非常に低いバリスタ電圧、優れた非直線性、および極めて低い誘電率が実現できる。そして、この電圧非直線性抵抗体組成物を用いたバリスタは、バリスタ電圧の低圧化と小さな静電容量を得ながらもＥＳＤ耐性に優れたものとなり、高周波伝送回路の用途に適した積層バリスタが実現できる。 （もっと読む）

【課題】 素体から延出するリード端子を他の端子に接合する際の接合強度を向上させることが可能なＰＴＣ素子を提供すること。
【解決手段】 このＰＴＣ素子１は、素体１０と、素体１０を挟んで圧着される一対の端子電極１２，１４と、素体１０を覆う保護膜１６を更に備え、端子電極１２，１４は素体１０と重なる重複領域１２１，１４１と、素体１０と重ならない非重複領域１２２，１４２とを有し、この重複領域１２１，１４１には素体１０に食い込むアンカー突起ＡＣが形成されており、素体１０に隣接する非重複領域１２２，１４２にはアンカー保護膜１６ａ〜１６ｄの剥離を抑制するための剥離抑制領域が形成されており、剥離抑制領域には貫通孔１７ａ〜１７ｄが形成されて、この貫通孔１７ａ〜１７ｄを通って端子電極１２，１４の反対面まで保護膜１６が回りこんでいる。 （もっと読む）